软件
产品
1： 时钟 电路PCB布局时，较小值的去耦电容应尽量靠近去耦 引脚
2：时钟 电路 、总线、RAM电路尽量远离模拟器件； 开关电源 与运放也得离得远
3：电容值越小越靠近芯片
电路板约束设置
1： 开启 实时DRC检查
在setup -> on-line DRC 中设置
2：设置线间距
1）默认线间距
2）特殊线间距
为需要设置的网络分配规则（12MIL_SPACE）
3）：设置class-class规则（暂时没测试过，得先创建class）
3：设置线宽
2）给某一网络设置线宽
4：设置过孔
可以根据不同的线宽设置不同 类 型的过孔
5：区域约束规则设置
6：设置阻抗
免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删
技术文档
热门文章
155-2731-8020
