Allegro 17.2新功能：PCB布线阻抗检查

谈到PCB布线时，阻抗匹配是不可忽视的一个重要因素。PCB板上总会有各种各样的因素导致走线阻抗不连续，线宽，拐角，耦合等原因以外，还有Anti-pad，跨参考区域，相邻层铜皮等原因。

   这些影响因素，如果单从检查方面来说，需要考虑的可能是单板时间周期的影响。然而，总是有一些因素的影响是无法避免的，但是这些因素对阻抗的具体影响变化是怎样的，是单纯的检查无法评估的。如果可以直观的看到信号上每一段线的阻抗，那么对于layout 工程师 衡量信号完整性以及提升设计的准确性，有着至关重要的参照价值。

   下面通过具体 实例 来展示Allegro17.2中走线阻抗检查在实际工程项目中的应用。

首先打开Allegro17.2的“PCB Editor”，选择“Allegro PCB Designer”，点击“OK”进入主界面，如下图：



   打开一个已布线结束的 PCB文件 ，接下来进入正文：

1. PCB板的层叠设置：选择 Setup - Cross-section Editor，按实际生产工艺要求设置PCB板层叠结构，不然的话，会直接用板子的默认层叠仿真，如果是特殊板材的话，还需要将板材的Dk，Df参数设置好，我们的层叠是用普通FR4板材，4层板，总厚度2mm，所以不需要修改材料。设置好后点击 OK 退出。
   
   
   免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删