Virtuoso Layout中MOSFET版图基极去除及位置调整的操作方法

问题描述：本人在帮助他人画版图的过程中发现有的NMOS或者PMOS调用版图会出现基极的电极引出，有的则不会。下面以一个反相器为例，PMOS和NMOS分别代表没有电极引出和有电极引出的情况。

问题根源：

在原理图中分别对PMOS和NMOS按q查看属性就可以直观看到区别：有一个变量“Bodytie Type”。顾名思义，这个参数应该是跟基极电极、MOSFET版图单元自带的阱和Guard Ring等有关，具体因工艺而异，这里主要关心基极电极位置。

PMOS的参数为“None”，所以没有基极的电极引出；NMOS的参数为“Detached”，所以有基极的电极引出。根据翻译，“Detached”有“独立的”含义，从上图也可看出NMOS的基极被独立引出在左边。

如果想去掉这个基极，直接把“Detached”改为“None”即可。

扩展思考一：

从上图的右子图就能发现，红框下多出来了四个选项，分别为“Left Tap”、“Right Tap”、“Bottom Tap”和“Top Tap”。根据图1的Layout显然可得这是调节基极出现的位置的。例如将NMOS的“Left Tap”修改为“Bottom Tap”，再保存原理图并更新版图器件以后，如下图所示，非常直观的看到NMOS的基极被移到了NMOS的下方。

扩展思考二：

修改过程中可以发现“Bodytie Type”还有一个可选参数为“Integrated”。根据翻译，“Integrated”有“集成的”含义。显然可以推测此选项是将基极与源极集成在一起，适用于源衬短接的MOSFET，如下图NMOS所示。如果采用此选项，但原理图中MOSFET的源衬未短接，则调用器件单元版图将会出现黄色报警方框。

此时根据工艺版图单元，“Right tap”不可选，因为NMOS版图右侧是漏极，而基极仅允许与源极短接，如下图所示。

扩展思考三：

当拿到别人的原理图进行版图绘制发现有些存在此类情况，我们又需要统一去掉再画Guard Ring时，可以使用SKILL脚本自动化去除。

拓展链接：

【skill】一键去除nmos Bodytie Type脚本 -- EETOP

https://bbs.eetop.cn/thread-906450-1-1.html

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删