Cadence Allegro学习：原理图设计

原理图部分学习

工具：Design Entry CIS

设计目标：绘制原理图库与原理图，最终产生网表文件（PCB设计使用）。

1.1新建原理图工程

原理图工程以.opj结尾，原理图以.DSN后缀结束；原理图库以.OLB后缀

1.2新建多个原理图部分

右击可以设置成根原理图部分。

1.3设置原理图纸张大小

1.4tools 下可以设置工具窗口显示与隐藏

1.5options-P可以设置背景颜色等，设置点状与线状背景。

1.6options-D可以设置原理图纸的大小等

2制作库文件

2.1新建library

file-->new-->library（点击保存，设置库名称）

2.2创建元件 右键 new--》part

2.3设置器件属性：名称，填写封装，类型等

2.4设置好管教后 添加边框

2.5放置器件

（可以添加不同路径的库文件进来）

2.6view--》page

设置管教属性 状态

2.7添加库文件，复制元器件进入自己库

2.8

支持不同原理图间 元器件的拷贝 、

原理图中的原价有错误 可以直接编辑库文件，然后更新原理图中对应的器件

器件的名称不允许重复 可以讲引脚属性设置成pow属性 2.9同page放置网络标号
   

2.10不是同一页的网络标号放置offpage

2.11填写封装

2.12更新缓存

2.13DRC检查

2.14输出网表文件

（1）第一方网表文件，用于PCB设计。出现错误时需要修改至没错才会产生。

（2）第三方网表文件

2.15导出BOM表单

（注意添加封装信息）

excel设置原理图库（soild converter软件 PDF-WORD）

原理图中可以右键 edit part来修改库文件并更新原理图。

电器连接：W 网络标号：N（仅限制同一页使用）

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删