许可优化
许可优化
产品
产品
解决方案
解决方案
服务支持
服务支持
关于
关于
软件库
当前位置:服务支持 >  软件文章 >  Cadence元器件PCB封装绘制:Allegro PCB Designer使用方式

Cadence元器件PCB封装绘制:Allegro PCB Designer使用方式

阅读数 3
点赞 0
article_banner

叙述

作为Cadence学习者的新手,有很多细节需要注意,大致走了一下流程,将其中一些步骤记录下来,也方便以后自己查看,当然软件版本界面可能略有不同。

   使用软件是Cadence17.4.

绘制方法**

第一步:打开软件,点击图标,选择Allegro PCB Designer,点击OK.
在这里插入图片描述

   新建文件,起名字,选择PCB封装,也就是Package symbol,点击OK,然后保存,如下图,
在这里插入图片描述
第二步:设置纸张大小,一些基本参数。点击软件上的“Setup”,选择第一项“Design Parameter Editor”(设计参数 编辑器  ).
在这里插入图片描述
第三步:选择焊盘路径,依旧选择Setup 选择 User Preferences Editor ,选择 Paths(路径)。找到自己之前画焊盘的路径。

   关于如何画焊盘请参考之前的文章:https://blog.csdn.net/qq_22146161/article/details/117093809
在这里插入图片描述

绘制部分

从这部开始可以进行真正的绘制部分了。
第4步:使用add Pin (添加焊盘)功能增加焊盘,通过Options功能选项卡,可以进行多种功能选择,选择合适的焊盘焊盘后,可以选择焊盘数量,就可以防止。

   也可以通过Layout 》》Pins,调出焊盘界面。
在这里插入图片描述
第5步

   (1)设置Place_Bound_top(放置顶层边界):在Package Geometry 大类下,选择Place_Bound_top,器件之间的边界,阻止重叠,选好层后,点击Add,,然后选择。
在这里插入图片描述

   当觉得栅格位置不好掌控是,可以设置辅助栅格,就像原理图内部一样,设置网格,帮助画线。在setup>>Grids下设置。
在这里插入图片描述

   (2)设置Assemble_Top(装配顶层),如下图,放好Done.
在这里插入图片描述

   (3)放置丝印层得线Silksscreen_Top(丝印顶层):也在Package Geometry大类下,选择silkscreen_Top.
在这里插入图片描述

   (4)标注器件命名使用,如下图,选择Layout>>Labels>>RefDes.我们画得的板子上,某个电容可能叫"C1"或者“C2”,某个芯片丝印有“U1”或者其他的,这步就是放置这个命名的。
在这里插入图片描述

补充说明

(1)有个错误,在新建文件的时候,出现的这个问题。更新补丁,使用

   “吴川斌candece”对应版本补丁。更新后就解决这个问题。
在这里插入图片描述
免责声明:本文系网络转载或改编,未找到原创作者,版权归原作者所有。如涉及版权,请联系删


相关文章
QR Code
微信扫一扫,欢迎咨询~
customer

online

联系我们
武汉格发信息技术有限公司
湖北省武汉市经开区科技园西路6号103孵化器
电话:155-2731-8020 座机:027-59821821
邮件:tanzw@gofarlic.com
Copyright © 2023 Gofarsoft Co.,Ltd. 保留所有权利
遇到许可问题?该如何解决!?
评估许可证实际采购量? 
不清楚软件许可证使用数据? 
收到软件厂商律师函!?  
想要少购买点许可证,节省费用? 
收到软件厂商侵权通告!?  
有正版license,但许可证不够用,需要新购? 
联系方式 board-phone 155-2731-8020
close1
预留信息,一起解决您的问题
* 姓名:
* 手机:

* 公司名称:

姓名不为空

姓名不为空

姓名不为空
手机不正确

手机不正确

手机不正确
公司不为空

公司不为空

公司不为空