一个学习信号完整性仿真的layout工程师 在PCB投板之前，经常会进行丝印调整。当然有的单板设计，比如手机这种高密度单

芯东西（公众号：aichip001） 作者 | 高歌 编辑 | Panken 芯东西10月20日报道，近日，美国EDA公

在原理图 设计的过程中，有时候需要修改元器件的属性，比如电阻值、厂商、封装等属性信息。一般可以直接双击需要修改的元器件，

本文介绍了如何在OrCAD 中新建带图片的标题栏模板。可以加入公司的Logo图片和公司名称等文本信息，来声明原理图的所有

完全新手入坑 看着别人发了一张cpu仿真图，觉得挺有意思，根据仿真界面找virtuoso ，搜了半天才知道是Cadenc

一、IC618 安装 1、进入home目录下建立eda文件夹（可直接鼠标右键，也可以用命令mkdir），eda目录下建立

以BGA封装的DSP芯片为例，熟悉使用Candence绘制芯片封装的过程 首先需要找到我们想要绘制芯片的封装信息，这里我

开始本文的重点内容之前，我想先提前引入一个概念，EDA技术 。我们所有软件的使用都是根据实际需求来的，只有当你真正的理解

随着行业的发展，仿真的应用日渐广泛。大到飞机飞艇这样的航空器，小到日常使用的手机小家电；无不体现流体在产品设计中的存在感

虽然藤原浩与 sacai 、 Nike 的 LDV Waffle 联名能否市售还未可知，但他的另一款闪电联名 Jorda

赛题：三维集成电路的多层模块划分最优化算法 背景 一个数字电路的Verilog网表通常由多个模块（module）组成。模

AD原理图转OrCAD AD原理图转OrCAD（版本：AD20与OrCAD 17.4） 方法1：AD，File » Ex

ICvsVBE曲线 01:05 Vdc设置时比0.7V大就行，设的10V 问题：如果直接扫描，ic是横坐标了 ADE E

集成的子系统，已针对包括小芯片（chiplet）在内的客户应用进行优化 中国上海，2025 年 7 月 16 日 ——

业界首个支持代理式 AI 的多模块、多用户 SoC 设计平台 为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目

1 PDN概念 电源完整性的仿真，实际上是在仿真以及优化系统中的等效串联 电阻 。知道了仿真以及优化的目标之后，接下来就

在capture中，双击 元器件 可以进入Property Editor界面，如下图，可以可以看到常用界面。 某次使用中

一个学习信号完整性的layout工程师 今天整理下PCB封装的3D 模型添加，此步骤并不是所有的公司使用，因为我们平常给

一个学习信号完整性仿真的layout工程师 作为layout工程师，首先的输入条件就是原理图，也就是常说的(原理图导出网

一个学习信号完整性仿真的layout工程师 通常添加泪滴的目的是：在一些接插器件或者大焊盘的时候，增强信号线与焊盘之间的

一个学习信号完整性的layout工程师 大家在进行Layout设计时，最重要就是导入网表，放入元器件，然后进行走线。那其

原文传递 http://t.csdn.cn/xV1Zv 文章目录 前言 一、基本知识 带源级负反馈的共源级 二、电路图绘

实操视频讲解见下方B站链接，文字版见后文。 版图技巧分享： 基于上述技巧的放大器(模拟IC)版图绘制全流程分享： 版图前

软件许可证管理怎么干？别再让“闲置浪费”给你埋雷了 2026年初，我接手了一个制造业客户的问题，他们用的是3DEXPER

01什么是串扰？ 串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发

简单地说，先从PCB板厂拿到想要的参数后，输入不同的线宽，试出50Ω阻抗，此时的线宽就是我们需要的。 以下是一个八层板的

摘要 使用 Fidelity™ Pointwise®，为 NASA 高升力共同研究模型 (HL-CRM) 生成了四种类型

Fidelity CFD：让设计效率翻倍的黑科技——工程师的实战心得分享你有没有想过，在一个台风天模拟飞机起降？或者在深

有些网友安装完Cadence17.2之后，电脑上的DSN文件图标如下： 原理图文件的默认图标和打开方式是错误的 这是因为

破事水，本人菜鸡，轻喷。 测试环境： https://wws.lanzous.com/iXlFOfoo5ib freea

在这个案例中，您将创建一个新项目并向它添加库，以便您可以将部件放置在示意图上。您还将绘制电线来连接和设置电路的源并保存您

概念更新：直流扫描分析用于计算一系列值上的电路偏置点。此过程允许您多次模拟电路，在预定范围内扫描DC值。您可以通过选择D

概念更新:理解电路交流扫描分析的目的 在设计模拟电路时，首先要用直流分析法检查偏置条件。这告诉你，如果你只是打开电路，不

参数扫描设置 在许多电路的设计过程中，常需要针对某一个元器件做调整，以达到所要求的指标，一般解决这类问题是不断更换元器件

1. 软硬件情况： 先说一下硬件情况，本人笔记本是Yoga 14s 2021的锐龙款，CPU为Ryzen 7 5800H

描述 OrCAD/Alegro是最好和最专业的软件模拟和分析电子电路和电子设计自动化软件部门（electronic de

Allegro里按F3没反应，Find面板没开，只勾了Symbol没勾Pin。常用快捷键：m移动，c复制，s旋转，h镜像

在PCB设计中做等长时，常常会用到蛇形走线，下面就介绍一下如何进行蛇形走线及相关设置： 执行菜单面临Route-Dela

1，设置丝印字体的粗细方式 选择Setup菜单栏下Design Parameter选项 选择Text选项，然后再选择Se

virtuoso中calculator使用 常用场景-output 00:50 两种选择方式 1、results-dir

电子系统散热一直以来就是研发设计师们所关注的痛点。当前，随着消费电子终端产品往高集成轻薄化发展，散热技术正在成为影响硬件

在现代芯片设计中，功耗已成为衡量芯片性能的三大指标之一，尤其是在移动设备和物联网设备领域。为了满足这些应用场景对低功耗的

1 EMIR仿真概述 （《芯片设计中的EMX和EMIR仿真》视频课程已正式上线，同步更新在B站和网易云课堂）。 模拟IC

因为刚换了苹果电脑，发现VM不能打开x86内核的虚拟机镜像，学习力大幅下降。找了很久发现eetop上已经有了方法，但自己

使用Allegro中发现Measure工具中测量后，发觉测量数据不直观，与其他人使用的不一致 本人使用Measure窗口

设计要求 VDD=2.5V,AV≥10M,CL=10pf，SR=10V/us，I≤800u VDD = 2.5 V, A

allegro 16.6PCB设计笔记之常用设置 1、约束管理器设置： 约束管理器用于设置间距和宽度等约束条件。点击工具

目录 引言 说明 orcad介绍 发展历史 功能 优点 引言 很多芯片原理图设计中，为了方便功能区分，将一个芯片的所有引

完成原理图后，必须做这样几件事情，否则 设计 可能前功尽弃。 第一： DRC 检查，检查设计中的一些单端网络，或者其他简

一个学习信号完整性仿真的layout工程师 上次和大家分享了Allegro中替换过孔的操作，在PCB的设计中，除了走线和