目录 1.Terminal界面使用 在Linux界面右键，点击Open Terminal ，打开Terminal界面 输

1、根据outline添加route keepin Edit>z-copy>options>package keeepi

schematic常用快捷键 x：检查并存盘 s：存盘 [：缩小 ]：放大 F：电路图居中显示 u：撤销上一次操作 Es

17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和

原理图快捷键： O：缩小原理图 I ：放大原理图 shift+G：放置管脚（pin） shift+J： 批量 放置管脚（

目录 1. 设置大十字光标 2. 双单位显示mil/mm 3. 网络高亮 3.1 设计模式选取 4. 手动放置元器件以及

打开 点击Capture CIS，选择产品中的 OrCAD Capture CIS 打开以后，初始界面为 之后，我们将正

问题描述：PCB设计工具很多，当然有很多工具是一些大公司自己开发自己用并不公开的，这种就没法了解了。目前常见的是Cade

无盘 设计 1.因为过孔具有电容效应，无盘设计能最大限度保证阻抗连续性，从而减小反射与插损； 2.减缓走线压力，降低产品

Allegro中导入导入导出DXF简介： 一． Allegro导入DXF文件： 在进行PCB设计时，需要考虑结构要求，其

本节介绍了Capture CIS的基本界面功能， 原理图库 的管理，如何将新期间放置到原理图库中，如何管理我们的日常库，

目录 第一步：选择Cmgr图标： 第二步：双击Net下面的Relative Propagation Delay 第三步：

文章目录 前言 一、点击菜单栏的show element命令 二、在find栏中输入要查找的器件 三、输入位号 总结 前

软件许可闲置？你正在偷偷浪费钱 你是并不是也碰上过这种情况？项目急着出图，系统提示“license不足”，可IT部门查账

何故你的软件许可总在“抢”？ 你是绝非也碰见过的场景？项目急需 CAD 软件跑仿真，翻遍服务器找不到空闲许可；IT 一查

你是并非也老是逮着license不够用？ 我敢说，90%以上的制造企业都碰见过此问题：项目要上马，license可抢不到

EM仿真 用的比较多的是HFSS 和Sonnet . 对于低频（15GHz）以下Sonnet电磁仿真还是比较准的（和TS

教学服务器巨多bug和闪退等问题，一点点记录吧。。。。 1.Q：在做仿真的时候断网了，再登入服务器后，原来的文件显示被我

IC610 以上的版本只能够识别OA格式 的PDK，而tsmc18rf 所采用的是cdb格式 ，所以需要进行转换，而IC

本PPT为论坛网友分享在EETOP论坛 IC验证 板块，原创作者为清华大学微电子 所，如有侵权，请及时联系，谢谢。 内容

想让许可证服务器稳如老狗？不懂高可用性配置的工程师，该好好看看这篇文章了！ 作为一名长期从事EDA工具研发与支持的专业技

对于 CFD 解决方案，输入 CAD 几何体，然后输出 CFD 网格！前提是它像听起来那么简单。虽然实际中的文件管理比这

5 月 25-26 日，以“汇聚全球目光，助力零碳排放”为主题的 2023 国际涡轮技术大会（TURBINETECH 2

前提知识: 每张规范的原理图都必须要有Title Block。 Title Block一般包括原理图文件名、版本号、纸张

87.布局-快速查看2个对象的约束规则 87、布局-快速查看2个对象的约束规则 P87 - 00:21 在正常的一些布局

G 快速对齐 Shift+Z 缩小 右键框矩形 放大 C 拷贝选中的多边形、cell、instance 等 V 删除选中

第1章：焊盘类命名规则 注： 所有单位均为mm，焊盘命名字母均为小写 一、 钻孔类焊盘 1 钻孔焊盘 命名格式为：pad

如何高亮一根线？ 快捷键 9 如何给高亮线加粗？ （有时候用快捷键9之后，导线被高亮了，但是没有被加粗，所以需要用下面方

01 百度网盘下载 License Manager：LCU04.30.000 链接：https://pan.baidu.

PowerSI和Xtract IM软件中关于NEXT与FEXT串扰的定义公式。 串扰的两个标准 第一：系数的表示方式，这

1、打开OrCAD Capture软件，新建一个元件库或者添加现有一个元件库，之后选中添加的库，右击选择New Part

1，打开软件 Pad Designer,修改是设计单位为Millimeter，Decimal place 是精确度位数。

主控芯片绘制 绘制原理图的时候大部分原件都是系统库中自带的，不用自己画，但是主控芯片还是需要自己来绘制的 STM32FF

前言 提示：以下是本篇文章正文内容，下面案例可供参考 1. 电路原理图 2. 仿真设计 设置PIN端Vin1,Vin2为

schematic design 有两个工具支持：Allegro Design Entry HDL （concept）和

使用与案例1-1相同的设计 RC.opj。 选择PSpice – New Simulation Profile 或单击新

1、开环增益与相位裕度 电源电压 VDD=3V，VP 输入电压 1.5V，VN 输入电压 1.5V 直流并叠加 1V 交

系列文章目录 1. cadence16.6学习之路（1）——Orcad工程建立与环境设置 2. cadence16.6学

Cadence17.4差分组内Xnet的创建与等长布线 1.原理图说明 1.如下图所示，原理图在设计时会有过电容的差分线

上一篇文章针对单级放大器中以电阻为负载的共源级放大电路进行了总结分析，并分享了其在cadence软件中的仿真操作方法，可

1.首先知道渐近线在16.6版本的设置 先进入parameters 出现Glossing 界面——找到Fillet 勾线

一、快捷键 I 添加元器件add instance P 添加信号源add pin（schematic）/ 添加通路add

第一步，打开 orCad Capture CIS软件； 第二步，开始绘制电路图。首先，place ——> part; 第

消除格点问题 1.问题描述 2.导出GDS 3.导入GDS 4.结语 1.问题描述 DRC 报错： grid must

今天尝试了一种新方法，不需要一个个的Pin进行绘制，下面给出 实例 。 我以LM324为例， 引脚 图如下： 1、在库文

　　在 电路 板加工生产中经常会遇到需要拼板的情况，比如电路板形状不规整，需要拼板加工，或者单个电路板元件太少，贴片时单

PCB的层次结构 上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题，这一篇我先分享一下PCB的层次结构，这也是初

目录 一、仿真工具总结 1、IUS（Incisive Unified Simulator） 2、IES（Incisive

文章地址：http://www.cnblogs.com/asus119/archive/2012/07/24/26072

PCB板丝印层即文字层，它的作用是为了方便电路的安装和维修等，在PCB板的上下两表面印刷上所需要的标志图案和文字代号等，