芯片设计流程和工具1：综合Synthesis详解

总结：从RTL代码生成描述实际电路的门级网表文件

可以分为电路综合，逻辑综合和行为综合 

1. 电路综合将电路的逻辑描述翻译为满足性能要求的晶体管网格，包括电路类型和三级管大小等，主要用单元库元器件进行设计

2. 逻辑综合产生逻辑电路的结构，RTL代码由此发展，根据用户设置的速度、面积、功耗等约束条件，逻辑综合工具采取一系列优化步骤来满足需求，逻辑综合有两个过程（1）与工艺无关的优化阶段（2）映射阶段：将第一阶段与工艺无关的逻辑描述翻译为门级电路

3. 行为综合根据给定任务的行为级描述以及性能、功耗和面积等约束条件产生电路结构，包括确定那些硬件资源

逻辑综合常用的工具：synopsys的design compiler Cadence的BulidGates

武汉格发信息技术有限公司，格发许可优化管理系统可以帮你评估贵公司软件许可的真实需求，再低成本合规性管理软件许可,帮助贵司提高软件投资回报率，为软件采购、使用提供科学决策依据。支持的软件有: CAD,CAE,PDM,PLM,Catia,Ugnx, AutoCAD, Pro/E, Solidworks ,Hyperworks, Protel,CAXA,OpenWorks LandMark,MATLAB,Enovia,Winchill,TeamCenter,MathCAD,Ansys, Abaqus,ls-dyna, Fluent, MSC,Bentley,License,UG,ug,catia,Dassault Systèmes,AutoDesk,Altair,autocad,PTC,SolidWorks,Ansys,Siemens PLM Software,Paradigm,Mathworks,Borland,AVEVA,ESRI,hP,Solibri,Progman,Leica,Cadence,IBM,SIMULIA,Citrix,Sybase,Schlumberger,MSC Products...