当前位置：服务支持 > 软件文章 > Protel学习教程

Protel学习教程

阅读数 8

protel:

1.design->make project library :将本工程的所有元件一起生成一个单独的库.

2.原理图中用查找元件的方式,将元件库lib加入到lib list中.

3.shift+单击:选中某元件->单击粘帖位置->ctrl+c复制;ctrl+v粘帖

4.shift+单击:选中某元件->shift+del:删除该元件->单击

5.查看某个网络的连接:edit->select->网络

6.芯片某网络电源有多少pin,该网络电源就应该对应用多少个滤波电容(一般用0.1uF)(不包括滤高/低频的电容),且尽量靠近该芯片.另外按需要布10uF滤低频,1.0nF滤高频噪波,如果芯片该网络电源分布不在一起,从滤波角度考虑,可以看作不同的多组的电源网络,布多组滤波电容,电容和电源尽量靠近

7.单点接地:2个电源模块间串联一电感,以防止串扰(为防止晶振内部振荡回流而影响电源稳定,因此在晶振电源脚也应加一电感,防止串扰)

贴片(陶瓷)电容:容值稳定性差,容值最小,体积最小,价格便宜

钽电容:容值稳定,大小居中,体积居中,价格是电解电容的十几倍以上

电解电容:容值最大,体积最大,价格比贴片稍贵

因此选电容要综合考虑以上因素.

8.把1.ddb里的原理图,PCB导出到某处,再导入到2.ddb里,是以复制形式导入的.

9.原理图,PCB某一相同元件的pin脚编号,数目一定要一样.

10.1mil=0.0254mm

11.netlist载入后可以先隐藏part,再把编号size适当调整

12.EMC,EMI,滤波:电流的水流原理

13.solder指不喷绿漆,黄油的定义范围层

14.为防止干扰,可对特别重要的信号线以及局部单元单路实行地线包围措施

15.各类信号线不能形成环路,包括地线,原因电磁感应.

16.模拟地,数字地汇合处可用高频扼流环节(电感)

17.每个集成电路块附近都应布置一个高频去耦电容(小容值电容)

18.信号线近距离平行走线将不可避免引起所谓"交叉干扰".

解决方法:1.若是相邻的2个层,走线方向务必取为互相垂直.

2.同层时,信号线平行分布不可避免,此时可在平行信号线的反面布置大面积"地"来大幅度减少干扰.

19.布局参照原理图原理,电路模块化,布线最短化.

20.编号重定义:tools->annotate->advanced里可点击整个工程(prj)文件,这样可以让所有电路图里的元件依次排序,避免出现重复编号

21.可生成bom表,来统一查看元件的编号,名称,封装等

22.笔记本小键盘开启/关闭:Fn + NumLk

23.protel原理图分立原件建立：tools-》new part，然后在原理图中将原件编号，封装设置成一样，但使用不同part

24.原理图图层较多时使用标准方法来做，避免后续导出PCB出现网络问题。

25.2层板过孔使用30/15mil,线宽（包括铺铜线宽使用10mil) / 多层板过孔使用20/10mil，线宽（包括铺铜用6~8mil）

26. Protel99se update PCB时，有错误

add new net :检查下来，网络明明是好的，问题在哪呢？在于不同的图纸上，NetLable网络连接只连接当前图纸的，不同图纸间相同的网络连接，应该用PlacePort连接

Node not find:检查原理图封装和PCB封装的管脚是否对应:是否字母对数字，是否2位数字对3位数字（如：65<—>065）

27. rule：关闭原件间距，自己注意

28. 强/弱点信号分开（电源层和地层也属于弱电层，因此在PCB的强电部分不能走线，以免干扰）

29. 多层板内层尽量使用内电层，而不是信号层，原因可以少布一个电源线o(∩_∩)o 哈哈(偷懒),另外，电源/地层坚决不走信号线！！！

30. 在PCB布板时，为了布线方便，可以适时调整原理图

31.Solder mask通常比实际焊盘多出4mil，封装PAD尺寸通常是实际PAD的1.5~2倍

32. 钽电容一般规格的封装都可用3216，但如果对耐压有特殊需求，则要另外考量。

33.PCB软件只通过“编号”和“元件中心位置”来对应PCB和SCH图档中的元件，因此在原图上修改时，不要修改原元件的编号，否则造成PCB和SCH元件编号不匹配。需要增加元件时，使用未用的编号。

34.看我的博文：经过一番折腾，终于发现如何使用altium designer的全局编辑功能了

拿更改元件名称字体大小来说

在元件名称（比如R1）上点击右键，选择查找相似对象，在弹出的对话框中有多个选项，本文拿更改文本字体大小为例

PCB文档中，字体默认大小为Text Hight 60 mil，Text Wideth 10 mil，现在全局更改成Text Hight 30 mil，Text Wideth 5 mil，在Text Hight栏默认的是60mil，把any改成same，同理Text Wideth为same，改好之后确定，这时字体大小为60milx10mil的全部被选中。

35.问：比如R1为10K，将10K隐藏后，想恢复显示，该如何操作？

答：在属性中，将 hidden files打钩，确定，则可以看到part了，修改part属性为可见，确定，如何再在元件属性中就hidden files的钩去掉即可。

36.分页打印PCB或者Gerber:

a.选择打印机，Files -> Preview/Print；

b.在打印的预览页 tools -> create Final；

c.在打印的预览页 edit -> insert printout 增加需要打印的页，选择黑白；

d.打印 Files -> print job

PCB LIB的建立:

1.中心定义:PCB和实际封装中心重合;

2.距离靠设定原点,坐标来划定;

3.pad比实际适当等大,特殊阵列pad.

4.定义pin脚位置时候,参考pin脚一般都取中心(因为上下都是对称的)

按照芯片俯视图画,pin长参照HD2910图纸L1

6.tools->library:设置是否关闭solder

导入网络表:

可直接update PCB,这样不产生网络表.

建立drc规则:(手动布线时一般不需要开)

不同厂家工艺不同,制程能力也不同,因此一般要询问厂家以指定PCB规则.一般情况下,信号线6-15mil,电源线20-30mil,线距至少和相关线宽一样,最好是2倍线宽.过孔视为线的一部分,孔距和线距规则同

layout 连线:多层PCB:中间走线层,包括电源/地层都用走线层组建

1.布线:局部功能小电路(比如总线)总体先构思(最少过孔,是否可以绕过去,别一根根来可以先放置过孔,线尽量靠近),难布时可以单层显示看看怎么布容易.

2.需要普通的网络,如电源,地等可先不布线,可先将该网络隐藏.

3.修改(单层显示更容易查看): 线最短,充分放大间距,过孔尽量少.

4.铺铜,沿板框画封闭线,设定铺铜范围;

drc检查(online DRC):

1.设定下board to board 的间距:所有东西的默认间距,4~6mil

2.设定下via to board的间距:该间距要比board to board稍大,以防物理打孔有误差

3.设定下铺铜到board的间距:一般比线与线的间距稍大.

4.另外需要设定线宽(一般6层板最小可到4mil),via孔径(比对应线宽稍大(18/12mil)),pad

目的:1.不短路;2.不断路;3.厂家能做(一般厂家能力比想象的精细很多);

gerber:

画好的PCB DRC通过确认无误后

1.把板框改成机械1,并在机械1层上place-> string ,用tab选择.layer_name,后续会在每个gerber层生成对应的层名

2.在Drill drawing层上place->string,用tab选择.legend,后续会在DrillDrawing层生成钻孔数据

3.按步骤输出gerber,注意gerber文件和钻孔文件用的单位和精度要一致,设置完gerber和钻孔后按F9在指定文件夹生成gerber和钻孔文件

生成的gerber文件一般有如下几个层即可:

1.Top有4个层,分别为 layer,overlay,paste,solder,对应后缀为GTL,GTO,GTP,GTS ;

2.Bottom有4个层,分别为 layer,overlay,paste,solder,对应后缀为GBL,GBO,GBP,GBS ;

3.钻孔层有2个层,分别为Drawing,Guide,对应后缀为GD1,GG1

4.板框层为mechanical,后缀为GM1

新建一个pcb文件然后全部或者单个的导入gerber文件进行检查.