搜索
Cadence Virtuoso反相器设计全流程:版图绘制规范与层次结构搭建
本篇主要内容为版图绘制,对于反相器电路,我会使用省略画法,对于复杂电路,我以后看情况更新吧...... 首先打开inv原
Inphi借助Cadence完成扁平化设计流片,产品上市周期缩短实录
Inphi 通过 Tempus Timing Signoff 完成 7nm 全芯片扁平化设计流片,缩短了产品上市时间。
模拟IC Cadence Calibre版图基本操作第一期:图层管理与绘制入门
PMOS在N阱 20:38 layout实操 connectivity→generate→all from source
Cadence基于台积电N4工艺交付16GT/s UCIe Gen1的技术细节与意义
我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流片成功
cadence前仿DRC LVS版图寄生参数提取后仿完整流程实操记录
01:09 搭反相器原理图 03:30 生成symbol 06:06 搭建testbench 08:15 前仿:设置仿真
Samtec与Cadence合作224G测试平台具备可扩展性与成本优势解读
摘要前言 224 Gbps PAM4技术对于满足高性能计算、人工智能、5G网络和超大规模数据中心等应用中日益增长的海量数
上海芯巧电子深耕Cadence生态,赋能国内电子创新设计能力
在全球电子产业高速迭代、芯片与PCB设计复杂度持续攀升的浪潮中,电子设计自动化(EDA)技术已成为驱动产业升级的核心引擎
数字集成电路版图设计(一):Cadence IC原理图绘制与仿真教程
以下内容以记录一次反相器绘制为例子(数据啥的都不考虑了…因为我是个小萌新) 绘制原理图 New->library->na
Cadence每日一学_05:在OrCAD中借助Excel创建复杂元器件(原理图)库
文章目录 0.写在前面 1.创建元器件 2.放置引脚 3.选中全部引脚设置属性 4.在Excel中修改引脚名称 5.将E
Cadence高速电路设计光盘内容:高速ADC为何有如此多电源域
在采样速率和可用带宽方面,当今的射频模数转换器(RF ADC)已有长足的发展。其中还纳入了大量数字处理功能,电源方面的复
Cadence每日一学_06:OrCAD中自有默认元器件(原理图)库详细介绍
文章目录 0.关于创建原理图库 1.如何添加/使用自有库 2.自有库详解 3.`Discrete.olb` 最近在学习小
硬件学习软件Cadence day10:查看网表导入进度、钻孔保护等操作
1. 查看网表导入状态。 2. 放置 元器件 之前 画板框 3.放置元器件 4.把导入的 DXF 文件变成板框 1.首先
Cadence 17.2软件绘制电阻、电容、LED等简单元器件的原理图Symbol库
绘制电阻、电容、LED等简单元器件的原理图Symbol库 一、绘制 电阻 的Symbol 新建电阻 元器件 ,输入名称,
Cadence Allegro PCB设计88问解析(十一):Allegro中文件自动保存时间设置
一个学习信号完整性的layout工程师 大家在设计图纸或者编辑文档时,最常点击的应该就是保存图标了。谁也不想因为软件闪退
Cadence Sigrity 3D分析功能解读:电路板级电磁场可视化与热点定位
跟着大神一起,与大家一同走进色彩斑斓的仿真世界。 1 频率高,辐射在空间里面的场强度不均匀,因此跟着频率的变化,空间场的
cadence spectre命令行跑仿真的语法格式与批量任务调度脚本编写
1. 首先用ADE L进行常规的电路仿真。 新建一个inverter的 schematic cellview ,如取为i
PCB layout选Cadence还是AD?两类工具适用项目类型与学习成本对比
PCB layout是什么 PCB layout是印刷电路板。 印刷电路板同时也叫印制电路板,是一种让各类电子元件实现有
cadence CIS元件数据库管理功能介绍与企业级库同步机制说明
别人发来一个DSN文件说“库更新了”,打开原理图发现器件全变红,CIS Explorer里搜不到任何东西,查了半天是DB
Cadence仿真工具做串扰分析的几种方法对比与适用场景说明
前言:什么是串扰以及它是如何产生的? 串扰是在传输系统的一个电路或通道上传输的信号在另一个电路或通道中产生不良影响的任何
施密特触发器阈值计算公式推导与Cadence仿真验证方法记录
声明:本文主要基于b站up主 请原谅我犯的错 的视频《CMOS施密特触发器原理分析、设计与仿真》(BV1Yp4y1C7q
Cadence反向器版图DRC LVS检查第一期:绘制规范与常见错误处理
G 快速对齐 Shift+Z 缩小 右键框矩形 放大 C 拷贝选中的多边形、cell、instance 等 V 删除选中
Cadence元器件封装库命名规范整理与企业级库管理最佳实践
第1章:焊盘类命名规则 注: 所有单位均为mm,焊盘命名字母均为小写 一、 钻孔类焊盘 1 钻孔焊盘 命名格式为:pad
Cadence输出文件类型大全与各格式适用场景及导出设置方法
一、输出BOOM 【Tool】–>【Bill of Materials…】 在【Header】标题栏,添加器件封装名“\
Cadence原理图批量修改元件属性的操作方法与全局替换技巧
先选中后缀为dsn的工程,然后点击菜单“Tools”——>“Export Properties…”(导出属性),如下图所
Cadence OrCAD建立复合原理图封装的步骤与多单元器件管理方法
一. 打开 OrCAD Capture,新建Library 二.选中.OLB右击,选择Save,可以选择重命名olb以及
Cadence Virtuoso反相器设计全流程上篇:DRC检查步骤与常见报错处理
最近在忙考试,没有更新到DRC的内容,我后面考虑了一下,以后会陆陆续续出各种逻辑门电路的设计,全加器或者触发器之类的电路
Cadence推出面向新一代音频应用的HiFi 5s SMP核心技术规格解读
新一代消费电子及汽车音频系统的复杂性与日俱增,基于生成式 AI 的音频处理、沉浸式音效以及软件定义汽车中的高级信息娱乐系
八年同行芯火相传,Cadence连续八年助力中国研究生创芯大赛
中国研究生创“芯”大赛是中国研究生创新实践系列赛事之一,是一项面向全国高等院校和科研院所在读研究生的团体性集成电路设计创
Cadence 17.2软件使用(3):绘制电阻、电容、LED等元器件的原理图Symbol库
绘制 电阻 、电容、LED等简单元器件的原理图Symbol库 一、绘制电阻的Symbol 新建电阻元器件,输入名称,索引
硬件开发笔记(一):高速电路设计Cadence Allegro软件介绍与安装过程
若该文为原创文章,转载请注明原文出处 本文章博客地址:https://hpzwl.blog.csdn.net/artic
仿真软件:Matlab生成波形文件并导入Cadence作为输入信号全攻略
最近要在电路中仿真不同大小的“Clock jitter”和“随机比特序列 ”对系统输出信号的影响。但是,当作者浏览完an
Cadence SPB OrCAD Allegro 17.2的全部安装过程与破解版本的详细图文教程
GPT4.0+Midjourney绘画+国内大模型 会员永久免费使用! 【 如果你想靠AI翻身,你先需要一个靠谱的工具!
Cadence中嵌入式器件层叠结构与工艺要求
PCB板有一种工艺,叫埋阻埋容,就是把贴片电阻,贴片电容放到PCB板里层去,这些贴片电阻电容一般都是很小的,比如0201
cadence学习笔记02:创建电路图的操作步骤与器件放置自用记录
新建“cell view” 创建一个反相器 快捷键“i”,插入,点击“browse” 选择要插入的器件,只能选“symb
Cadence官方账号注册流程与正版安装包下载渠道及许可证获取
01 百度网盘下载 License Manager:LCU04.30.000 链接:https://pan.baidu.
cadence中运放性能参数仿真第一期:增益带宽相位裕度测试实操
`PM metric not found` 弹出来的时候,stb仿真跑完了,结果浏览器里loopGain的幅频相频曲线都
cadence里重复复制功能怎么用?批量操作技巧与快捷键设置方法
在画版图的时候,重复复制(repeat copy)如何使用。 首先选中想要复制的器件或者图形 点击Edit-Repeat
Cadence用全栈AI技术破解3D-IC设计难题的具体方法与案例分享
当前,人工智能正以前所未有的深度重塑半导体产业链的核心环节,而作为芯片设计的“引擎”,EDA(电子设计自动化)领域正经历
Cadence 17.2软件(Allegro)画PCB操作前期参数设置(针对简单项目,仅供参考)
原理图和元件封装都已经准备好的情况下,接下来就是要用PCB Editor来做PCB布线作图,本篇文章是提供画PCB操作前
cadence原理图常用快捷键速查表与自定义按键绑定效率提升技巧
Allegro Design Entry CIS 原理图 1.shift+鼠标滚轮 左右移动 2.Ctrl+鼠标滚轮 放
Cadence常用封装尺寸总结与IPC标准对照表及自定义焊盘设计要点
1、表贴IC a)焊盘 表贴IC的焊盘取决于四个参数:脚趾长度W,脚趾宽度Z,脚趾指尖与芯片中心的距离D,引脚间距P,如
第五届中国研究生创芯大赛Cadence企业命题解析与备赛方向指引
赛题:三维集成电路的多层模块划分最优化算法 背景 一个数字电路的Verilog网表通常由多个模块(module)组成。模
Cadence文件导成AD格式转换步骤,跨平台协作的数据兼容处理方法
1、DSN转SCH文件 第一步:文件 -> 导入向导 第二步:文件类型选择Orcad Designs and Libra
Cadence浮点许可优化管理方案,企业降本增效的实际落地效果分享
在当今竞争激烈的集成电路设计行业中,如何有效管理和优化EDA工具许可证的使用,已成为企业降低成本、提升效率的重要课题。随
Cadence携手三星加速面系统级芯片3D-IC与小芯片设计的合作详情
深化合作范围,签订全新多年期 IP 协议,并将基于最新 SF2P 工艺节点联合开发 AI 驱动的先进设计流程 中国上海,
Cadence解惑集:统计学时序分析模式中路径报告差异的原因与处理
由于工艺变化和环境参数在芯片制造上差异,芯片的性能可能会出现变化。为此,代工厂根据工艺差异(Variation)提供相应
交大130华诞校友分享:Cadence顾鑫与母校师生共话产业实践与未来
2026 年 4 月 6 日,在上海交通大学建校 130 周年校友返校日之际,由上海交通大学集成电路学院(信息与电子工程
四旋翼无人机学习第3节:Cadence原理图库创建及基础元器件绘制
0 新建原理图库 点击File-New-Library,即可以新建原理图库哈,是不是非常简单嘞。 按住ctrl+S,别忘
根据Cadence设计图学习硬件知识 Day03:了解芯片及数据手册下载方法
1. MT53D512M32D2DS 芯片(动态随机存取存储器)的 技术 指标 1.1 16n Prefetch (预加
Cadence Allegro PCB设计88问解析(二十五):Allegro中交换引脚网络(交换器件引脚)
一个学习信号完整性的layout工程师 在layout设计中经常会有一些mipi或者lvds等差分走线,往往都是信号的一
姓名不为空
手机不正确
公司不为空