博主的记录，便于日后忘记可以回顾，QAQ。 需要的 软件 ：①. Altium Designer Summer（AD）

类型 版图显示连线 波形图添加坐标 版图层级查看 版图快速对齐 版图显示连线 options->Display 波形图

（本文为转载，原文出处不详） 引言 一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库Pads，包

目录： 四、布局命令的使用 1、Move命令的使用 2、Spin与Rotate命令的区别 3、Group模块的使用技巧

序言 当制作BGA封装时，通用的方法在放置焊盘、修改焊盘序号产生了很大 工作量，使用向导制作BGA封装是一种更快速、更便

1.alllegro的PCB的封装 设计 ，首先要进行焊盘的制作，用pad_stack制作。 2.然后，用allegro

目录： 八、Gerber out 1、提取钻孔表格 2、钻孔文件输出 3、MARK点的添加 4、光绘参数设置 5、光绘层

像在BGA封装下，他的线宽，line与via的间距规则应该要比平常的规则短一些。 那我们要怎么设置这个规则呢？ 1.打开

1.由于绘制原理图和绘制PCB是两个 软件 ，所以需要一个交互达到在原理图软件中操作一个器件，在PCB软件中就可以显示该

在 电路 板设计中，焊盘的设计是至关重要的一步。焊盘的设计质量直接影响到电子元件的连接可靠性和电路板的性能。在使用Cad

x64 |文件大小：3.32 GB 描述 OrCAD/Allegro是最好和最专业的软件模拟和分析电子电路和电子设计自动

注：如需观看视频教程可跳转到文章底部 原理图库设计工具为library 1 创建原理图库工程 1）双击打开library

ADE L中，当没有给元件一个具体的数字而是一个参数化的符号（任意字母）时，通过Variables→copy from

今天给大家分享一下那些有趣的独家高速仿真图片。跟着大神一起，与大家一同走进色彩斑斓的仿真世界。 1 频率高，辐射在空间里

1、表贴IC a）焊盘 表贴IC的焊盘取决于四个参数：脚趾长度W，脚趾宽度Z，脚趾指尖与芯片中心的距离D，引脚间距P，如

工欲善其事，必先利其器。同样这句话用在模拟集成电路设计中也正合适，不管是做什么，有一个工具的辅助必定会事半功倍。因此，今

破事水，本人菜鸡，轻喷。 测试环境： https://wws.lanzous.com/iXlFOfoo5ib freea

Step1：点击 launch–> ADE XL； Step2：在弹出的窗口下选择“Create New View

在数字化时代，软件已成为企业运营的核心要素。然而，随着软件种类的不断增加和业务需求的不断变化，软件许可管理成为企业面临的

你是不是也遇到过这种问题？设计电路时反复在元件库里找不到合适的器件，或者图纸画着画着突然卡顿。别急，ORCAD CAPT

1、打开Shape菜单栏下的Select Shape or Void /Cavity选项，如下图： 2、用鼠标点击需要修

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权...

1， Net has no driving source 如下图： 原因：提示无驱动电压源，这是芯片的管脚设置了电气属性

AMPLIFIER.OLB 共182个零件，存放模拟放大器，IC，如LM386，MAX457等。 ARITHMETIC.

Design Rule Check - DRC Wikipedia：Design rule checking or ch

Candence可以实现电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版

消费类板卡多为异形设计，板框由结构工程师用AutoCAD绘制为DWG或DXF格式。PCB工程师需将该2D图导入Alleg

前提： 1、打开 ORCAD 软件，先选中整个 dsn 文件； 2、在Tools中点击Design Rules Chec

PCB板有一种工艺，叫埋阻埋容，就是把贴片电阻，贴片电容放到PCB板里层去，这些贴片电阻电容一般都是很小的，比如0201

参数扫描设置 在许多电路的设计过程中，常需要针对某一个元器件做调整，以达到所要求的指标，一般解决这类问题是不断更换元器件

瞬态分析是求电路的时域响应，用于计算电路在给定激励信号情况下的时间响应、延时特性等；也可在没有任何激励源的情况下，仅依电

Sigrity各模块功能介绍： sigrity模块管理器 PowerDC: ①可以用来进行PCB板级（单板和多板）的直流

Fidelity 流体: 面向涡轮机械设计的完整端到端解决方案 Cadence 深受工程师的信赖，我们提供又快又准确的涡

刚打开Cadence准备画原理图，面对几百个后缀为“.olb”的库文件是不是经常挑花眼？到了2026年，熟练掌握OrCA

掌握Cadence Allegro快捷键，能让你的布线速度直接翻倍。在

软件环境描述 win7旗舰版64位操作 系统 ，cadence16.6版本，双显示屏（就是这里选择主显示器顺序的问题）

前言 装完cadence17.4后, 原理图 程序正常, PCB Editer运行报错. 正在找原因. 运行Licens

文章目录 用阿狸狗装Cadence17.4的操作细节 前言 笔记 实验环境 步骤 开始安装原版 总结 补充 补充 - 2

Cadence17.4 allegro封装制作与STEP模型设计导入 目录 Cadence17.4 allegro封装制

学习allegro如何导入原理图网表，下面小北讲解的内容是cadence生成网表并成功导入到PCB中。 第一，我们打开o

摘要:在高速PCB设计过程中仅仅依靠个人经验布线,往往存在巨大的局限性.利用Cadence的Allegro软件包对电路进

Cadence近日宣布了业内首个DDR5内存的IP接口芯片，包括控制器和PHY物理层，采用台积电7nm工艺制造，运行频率

做Cadence OrCAD开发最抓狂的瞬间：明明改好了元件库，回到原理图一放，还是报错。最近在跟小马哥的课程画Drag

这种痛只有 Cadence Allegr

前言   allegro对快捷键的需求主要体现在布线这一步骤上，allegro相关的操作都需要右键目录来选择是否删除/取

高速电路设计流程： 1.原理图逻辑功能设计、生成netlist 2.PCB板数据库准备板框、层叠、电源、地 3.导入ne

ERROR (SPECTRE-16385): There were 13 attempts to find the DC

其实说不上什么方法，是我突然发现的，我用的protel 版本是AD6 ，所以我想AD6 以上都可以做到！！！ ORCAD

1.先用PadstackEditor绘制一个Mechanical Hole，设置如下图。 阻焊层（SOLDERMASK）

spectrum初始状态 设计 在ADE L中simulation/convergence aids/initial c