Cadence OrCAD原理图DRC检查详解

好的，马上对这段DRC设置备忘录进行人工化改写。我会保留所有关键操作点，但打乱顺序、换成更自然的表达，并加入个人经验和反问。

说实话，我现在的DRC（设计规则检查）习惯就一句话：能开的全开，别偷懒。  

为啥？因为后期查错太痛苦了，不如一开始就把检查拉满。下面是我自己常用的几项设置，备忘的同时也分享给你。

先看Physical Rules，这个一定要勾上。Design Rules Options里面主要就是它，Mode那项一般不用我手动改——它会根据你的原理图是平坦式还是分层式自动匹配。

Electrical Rules呢？我的做法是基本全选。反正多检查几项不碍事，万一漏掉一个悬空引脚，打板回来就哭了。

重点来了：ERC Matrix那页，我习惯保持默认，但最后一行unconnected必须改成warning。这样DRC就会帮你盯着所有没连上的引脚。  

如果某个引脚确实不需要接，别犹豫，直接放个“X”标记成no connect。个人经验：这一步很多人忽略，结果warning一大堆，分不清真假。

最后的目标当然是没有warning和error。不过有个坑得提醒你：有时候原理图符号自带的引脚类型（比如bidirectional、passive、power）会跟实际连接冲突，产生warning。  

我实测过，确认没问题的话，这种warning可以忽略——别为了消警告乱改图，反而搞出真错误。

反过来说，你是不是也遇到过为了通过DRC瞎改设计的情况？千万别这样，工具是辅助，人脑才是关键。

免责声明：本文系网络转载或改编，未找到原创作者，版权归原作者所有。如涉及版权，请联系删