软件
产品
用Allegro画板子，你是不是也经常卡在一些小问题上？高亮颜色改不了、机械孔删不掉、动态铺铜老是out of date……我整理了43个真实遇到过的坑，挑最关键的讲，每个问题都给实操步骤，你照着点就行。
2026版的Allegro界面又微调了，但底层逻辑没变。下面直接上干货。
Q1：高亮颜色明明是白色，选中后却白蓝相间？ 答案：Setup → User Preferences → Display → 勾选display_nohilitefont。这个开关关了“字体高亮叠加”，颜色就纯了。
Q2：误点Highlight Sov后，部分线变成白色，怎么取消？ 这是跨分割检查功能。取消方法：给电源层和地层都铺上地网络，然后再点Highlight Sov刷新。如果还是不行，重启Allegro并清除高亮缓存。
Q3：想永久修改高亮默认颜色？ Display → Color/Visibility → Display → Temporary Highlight，点进去改RGB值。我习惯设成亮绿色（0,255,0），对比度最高。临时改色用Display → Assign Color。
Q4：能不能像Altium那样，高亮网络时背景变暗？ 可以。Display → Color/Visibility → Display → 打开Shadow Mode，再勾选Dim active layer。背景暗度可以调到30%，实测眼睛舒服多了。
Q5：快速切换层的快捷键是什么？ 小键盘的“-”和“+”。记住这个，一分钟省10次鼠标点击。
Q6：修改了封装引脚编号（PIN Number）怎么改？ Edit → Text，然后选中那个引脚编号，直接打字。注意：如果改完编号后，原理图网表对不上，需要在OrCAD里同步更新。
Q7：机械安装孔为什么选不中、删不掉？ 因为这些Mechanical Pin属于某个Symbol的。正确删除方法：Find里选中Symbols，右键那个机械孔，选Unplace Component。我碰到过一个客户，硬删了半小时没删掉，就是因为没选Symbols。
Q8：库里有Mechanical Symbol，但Place→Manually里看不到？ 打开Placement对话框，点Advance Settings选项卡，勾选Library。2026版这个开关默认是关的，新手很容易忽略。
Q9：更新元器件封装，怎么同步到PCB？ Place → Update Symbols → Package Symbols → 找到你的封装名 → 勾选Update symbol padstacks和Ignore FIXED property（如果不勾后者，已固定的元件不会更新）→ 点Refresh。实测更新后，焊盘和丝印都会刷新，保留原有位置。
Q10：画封装时，如何把参考点（Origin）设在元件正中心？ 画完封装后，Setup → Design Parameters → Move Origin，然后鼠标点中心位置。或者用坐标法：先量出封装宽度W和高度H，原点设置在(W/2, H/2)。
Q11：通孔式焊盘又大又密，怎么防止过波峰焊时连锡？ 在相邻焊盘之间画丝印线做隔离。丝印宽度设0.2mm，线距焊盘边缘至少0.3mm。这是小批量生产中验证过的经验，连锡率从8%降到不到1%。
Q12：Allegro里元件对齐怎么操作？ 三步：
注意：Allegro原生只支持中心点对齐。如果你需要边缘对齐或等间距分布，得用Skill脚本。
Q13：快速切换层的数字快捷键没了？ 除了小键盘“-”“+”，还可以在User Preferences里设置ui_input_display，启用后按数字键直接跳到对应层。比如按“2”切到第二层。
Q14：BGA扇出时提示“无法找到xxx”？ 99%的原因是文件路径包含中文或空格。把工程移到D:\Allegro_Project\纯英文路径，再试。2026版虽然支持unicode，但扇出引擎还是老核心。
Q15：为什么移动元件时，相连的过孔和线都消失了？ Move时，Options面板里不要勾选Ripup Etch。勾了它会删除连线并显示飞线。如果想保留连线，勾Stretch Etch（拉伸导线）或者什么都不勾（保留连线但显示飞线）。我自己习惯什么都不勾，看飞线反而清楚。
Q16：怎么批量放置过孔（VIA）？ 先画一块铺铜（Shape），然后：
实测一个10cm×10cm的地铜，放120个过孔，手工点要5分钟，批量放置30秒。
Q17：动态铺铜后，Update to Smooth还是提示Out of date shapes？ 存在dummy net的Shape。报告路径：Report → Shape Dynamic State，找到那些没有分配网络的Shape。它们通常显示为“Dummy Net”。选中删除，重新铺铜。
Q18：怎么取消Thermal relief花焊盘（十字焊盘）？ Set Up → Design Parameter → Shape → Edit Global Dynamic Shape Parameters → Thermal relief connects → Thru pins和Smd pins都选Full contact。注意：这会让焊盘与铜皮全连接，散热变差，大电流场景慎用。
Q19：静态铺铜时，手动避让（Shape Void Element）进不去狭窄区域？ 选中Shape，右键 → Parameters → Void Controls → Create Pin voids → 把In‑Line改成Individually。这样每个引脚独立避让，不会因为前面一个卡住后面的。
Q20：Region区域规则怎么设置？ Constraint Manager → Object → Create → Region → 命名（如DDR_Region）→ 设置线宽/间距规则 → OK → 然后在PCB中用Shape画一个矩形，Class选Constraint Region，Subclass选All，Assign to Region选你刚建的规则名。DDR走线区用这个，间距可以比其他区域紧20%。
Q21：两个元件的Place Bound重叠了，为什么不报DRC？ 两个开关要打开：
另外记得在Color/Visibility里打开Stack‑Up对应层的DRC显示。
Q22：怎么把某个网络设为电源网络，并指定电压和线宽？ 选中该网络 → Edit → Properties → 找到VOLTAGE，填入电压值（如3.3）→ 再找到NET_WIDTH，填入最小线宽（如0.5mm）。也可以用Setup Advisor：Tools → Setup Advisor → Next → Identify DC Nets。
Q23：OrCAD和Allegro交互时，提示“Could not find component to highlight”？ 原因：网表没同步。正确步骤：
反过来也通：Allegro中高亮一个元件，OrCAD会自动定位到该元件。
Q24：Off Page Connector为什么没起到电气连接？ Off Page Connector只能连接同一个Parent Sheet Symbol下的多页原理图。如果你有两张原理图不在同一个父图下，它们电气上是断开的。检查方法：在OrCAD工程里看Hierarchy，确保所有用到Off Page的页都在同一个扁平结构中。
Q25：怎么在Off Page Connector自动加上页码？ Tools → Annotate → Action → 选Add Intersheet Reference。这个功能会自动扫描整个设计，在Off Page旁边标注目标页号。我习惯标注完再手动微调一下位置。
Q26：埋孔（B/B Via）在约束管理器中不显示？ 制作Pad时，必须点上Microvia选项。步骤：Pad Designer → 选择孔结构 → 勾选“Microvia”。2026版中，埋孔还需要在Setup → B/B Via Definitions → Define B/B Via里先定义，再到Constraint Manager → Physical → All Layers → Vias里添加。
Q27：通孔、盲孔都能显示，唯独埋孔（L2-L7）不显示？ 同上，Pad里没点Microvia。另外检查Stack‑Up定义：埋孔的起始层和终止层必须在层叠中存在。
Q28：如何替换某个过孔？不在布线状态下快速加过孔？ 替换：Tools → PadStack → Replace → 勾选Single via replace mode → 选中旧过孔 → 选新过孔。 快速加过孔：选一个过孔，Ctrl+C，然后在需要的地方Ctrl+V。或者用Copy命令，配合坐标输入，精确放置。
Q29：两个PIN之间距离很近，但没报DRC？ 检查Constraint Manager里Spacing规则：Smd pin to Smd pin有没有设数值。如果设为0，不报错。另外看Modes里Spacing Modes有没有打开。
Q30：怎么只删除某一层里的所有东西？ Display → Color/Visibility → 只打开你想删的那一层 → OK → Edit → Delete → Find里选All On → 框选整个板子 → 删除。注意备份。
Q31：.brd, .dra, .psm, .osm这些文件类型都是干嘛的？
Q32：导出库时，“No library dependencies”选项是什么作用？ 勾选后，导出的库会连带焊盘（.pad）一起复制到目标文件夹。不勾的话，只导出封装（.psm），焊盘仍引用原路径，换电脑后容易丢失。建议总是勾上。
Q33：Constraints Manager里无法建立Pin Pair？ 常见原因：电阻、电容没赋予Espice模型，或者IC的引脚没有定义Pin Use属性。解决：编辑IC引脚属性，找到Pin Use，将其设置为“Input”或“Output”。然后在CM里刷新。
Q34：等长走线时，怎么更改Target基准线？ Electrical Constraint Set → Net → Routing → Relative Propagation → 在relative Delay栏里，想作为基准的Net上右键 → Set as Target。注意：一组BUS里只能有一个Target。
Q35：如何分割电源层？
Q36：画Line型线，怎么修改拐角？ Edit → Vertex → 选中Line的拐点 → 拖动。删除拐点用Delete Vertex。
Q37：重叠的元件，如何选中下面那个？ 点上面元件，按Tab键逐层切换。状态栏会显示当前选中对象名称。这招在BGA下方有电容时特别管用。
Q38：封装中明明定义了Route Keepout，但调用到板子后看不到？ 两个可能：1) PCB上没显示该层——打开Color/Visibility，找到对应的Keepout层，勾上；2) 层名不一致——你在封装里叫“Route_Keepout_Top”，但PCB里叫“ROUTE KEEPOUT/TOP”。解决方法：统一用标准命名“Route Keepout/Top”。
Q39：Place_Bound_Top和Dfa_Bound_Top有什么区别？
Q40：Package_Keepout_Top能在封装里定义吗？ 不能。Package Keepout只能在板级（.brd）中定义。除非你做的是Mechanical Symbol（.bsm），那个可以带Keepout。
Q41：Allegro静态铜时，避让区域明明很宽，但void进不去？ 看Q19的答案，把Void Controls里的In‑Line改成Individually。
Q42：DRC错误显示为黄色小圆点，怎么放大查看？ 直接点那个DRC标记，右下角状态栏会显示具体信息。或者在Display → Color/Visibility里把DRC层的符号大小调大（参数“DRC marker size”）。
Q43：最后问个初级的：怎么改丝印字体大小？ Setup → Design Parameters → Text → Setup Text Size。
这43个问题都是我这些年做设计时遇到过的。2026版的Allegro功能更强了，但这些底层操作基本没变。你遇到卡顿、报错、显示异常时，先翻翻这里，八成能解决。如果还有新坑，欢迎留言补充。
武汉格发信息技术有限公司，格发许可优化管理系统可以帮你评估贵公司软件许可的真实需求，再低成本合规性管理软件许可,帮助贵司提高软件投资回报率，为软件采购、使用提供科学决策依据。支持的软件有: CAD,CAE,PDM,PLM,Catia,Ugnx, AutoCAD, Pro/E, Solidworks 等。
技术文档
推荐好文
155-2731-8020
