集微网消息，2021年2月22日，楷登电子（美国Cadence公司）宣布，重庆物奇微电子有限公司（以下简称“物奇”）将

在我们进行复杂电路设计时，Cadence的软件工具是不可或缺的。比如

大家在安装Cadence Allergo16.6时，肯定踩过网上教程的很多坑。我安装失败多次，并且每次安装失败都重装系统

Cadence Allegro通过Excel表格创建元器件 在我们遇到引脚数量特别多的芯片时，此前用的创建元件的方法会显

在最新版的cadence教程中，对于稳定性系数B1f解释不同，使我产生很大疑惑。LNA版教程中要求0

本讲的主要内容是使用Cadence新建原理图工程以及原理图库。 首先按上一讲的内容打开“Capture CIS”，安装后

《企业内训—Cadence Allegro企业实训课程大纲》 课程大纲 优质售后，提升培训效果 参训学员或者企业在课程结

画Cadence版图的时候，噪声问题能把人逼疯。2026年了，工艺节点推到3nm、2nm，信号间距越来越小，串扰和衬底噪

在2026年的芯片验证流程中，Cadence IMC（In

做PCB设计的朋友，2026年还在用Cadence 16.6画板的肯定不少。这版本稳得一批，但重装时最恶心的是：明明把文

用Cadence跑仿真，波形看完了想用Matlab做后续处理，结果发现数据导不出来？或者导出来了Matlab读不进去？这

2026年了，IC设计入行还是绕不开Cadence。我从连UNIX都不会进的小白，一路摸索到能跑通LVS验证，中间踩过的

目的：使用cadence ADE仿真遇到不收敛解决方案—针对dc和tran仿真。 解决dc仿真不收敛的四种方法 第一：电

Cadence Allegro 网络及网络类的颜色设置管理 在PCB设计的时候，常常为了设计方便，会对某些特殊的网络或者

Cadence Allegro PCB是一款功能强大的PCB设计软件，它提供了丰富的元器件库以及灵活的属性编辑功能，方便

Cadence Allegro里撤销步数这个设置，看着不起眼，但设错了真能让你崩溃。我见过一个同事，默认50步不够用，一

做PCB设计的工程师，十个有八个听过Cadence Allegro的大名。这软件功能确实强，但刚上手时也真让人头大。我当

做PCB设计的都知道，Cadence Allegro里的参数设置能把人搞疯。颜色模板、光绘参数、对象颜色，每次新建工程都

Cadence和Altium Designer都是流行的电子设计自动化 (EDA) 软件工具，用于电路设计 和PCB（P

计算流体动力学 (CFD) 应用需要大量内存带宽，Cadence® Fidelity CFD 软件也不例外。从 Fide

Elias Fallon是行业领先的电子设计自动化技术提供商Cadence Design Systems公司的工程主管。

还是最贵Cadence（A

背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查 一、进入原理图工程 在原理图工程XXX

还是最贵Cadence（A

为什么原理图要导出PDF 原理图dsn文件导出PDF主要有以下两个目的： Cadence是硬件工程师的专业工具，其

前言 本博文为个人在学习Cadence Virtuoso时的记录，巩固自己学习的同时，也给其他初学者一些参考，学习过程中

昨天升级了Cadence 17.4后，在使用发现两个比较难搞的问题无法处理。 1.如果你的团队里面，有同事是使用 PAD

集成电路 实践课需要用古老的cadence IC5仿真并画版图，刚从IC6练就的操作，好多使不上，相当郁闷。 考虑过讲I

Altium数据向Cadence数据转换向导（下） 上一期我们有介绍如何转换 电路图 。这期我们将继续来讨论如何把我们的

本文主要目的在于记录一些有用的cadence仿真方法或debug心得，部分内容来源参考链接。有3个比较完善的cadenc

Cadence仿真有什么问题，这方面eetop网站比较专业，如果有问题，可以先去eetop网站查询一下，我一般的查询方式

cadence学习总结以下针对的是17.2版本，16.6大体相同，只是一些命令位置不同 一、打开软件 在程序栏找到如下位

想降Cadence EDA软件授权成本？别再瞎买了！ 我之前在负责一家中型电子设计公司IT预算的时候，真的是被Caden

作者：IT部门经理 目标受众：特定兴趣群体（主要为IT管理与系统运维人员） 一、问题：Cadence许可证闲置，资源浪费

在电子设计自动化（EDA）领域，Cadence 软件作为行业主流工具，被广泛应用于电路设计、PCB布局、仿真验证等多个环

还是最贵Cadence（A

Cadence SPB 17.0是一款非常好用且功能强大的涵盖了所有电子设计流程的eda设计软件，拥有系统级设计，功能验

该联合解决方案将加快芯片开发的上市速度，赋能最新的行业创新 近日，思博伦通信宣布，将与Cadence Design Sy

Cadence Allegro如何快速交换器件位置？ 问题描述： 有时候在布局时发现元器件网络会出现交叉的情况，如下图所

做PCB设计的朋友，用Cadence画完原理图，交档给老板或工厂，最稳妥的方式就是导出PDF。2026年了，别再截图拼图

零极点分析 零极点分析是研究线性时不变网络行为的一种有效方法，可用于 模拟电路 的设计。因此，它可用于确定设计的稳定性。

小哥二层板PCB设计 原理图绘制基本操作 10.移动：默认连线和移动元件一同移动，按住alt移动仅元件移动。 原理图绘制

设置分组 需要等长的线比较多时, 可以设置分组, 省去一些设置: 分析长度 连接QSPI_Flash或者TF卡之 类 的

Slikscreen_Top ：顶层丝印层 Assemly_Top ：装配层，就是元器件含铜部分的实际大小，用来产生元器

文章目录 前言 原理图添加Library 原理图重置器件编号 原理图设计规则检查 原理图导出PDF 原理图导出BOM 原

Sigrity各模块功能介绍： PowerDC: ①可以用来进行PCB板级（单板和多板）的直流压降和通流问题，主要研究从

1、常用 命令 “i” 添加器件 “q” 修该选定器件 “w” 连线（细） “W” 连线（粗） “p” 添加端口 “l”

刚开始使用时，界面字体太小，很费眼，在网上搜索找到了更改字体的方法， 一、虚拟机字体大小设置 参照下图，推荐设置为14-

关于Start page让广大 设计 工程师非常苦恼，关闭Start page方法如下： 1. 任意打开一个 DSN 文

删除cdslck文件： find -name "*.cdslck" find -name \*.cdslck | xar