Cadence作为专业绘图工具，在高速设计领域是王者一般的存在。但是从易用性角度来说，比AD还是有些差距。 接下来我们从

你还在为Cadence许可被抢而头疼吗？ 刚处理完一个项目，晚上加班还没抢到许可，连着两天的画图进度全卡在那儿。讲真，这

我来给你讲讲真相 在半导体行业，是在晶圆厂或芯片设计团队，Cadence的软件许可一旦紧张，

今天闲来无事，想着把自己读研期间，入门模拟IC 以及cadence入门的一些资料整理一下，顺便分享给大家，都是特别好的教

写在前面的话：这篇还在讲Cadence的入门。请各位牛人们不要浪费时间看这篇了哈！ 接着上次的课程介绍：这次讲讲一个in

Cadence是一个开源的无故障状态代码平台和工作流引擎，专为解决与第三方 API、内部服务和长期运行的业务流程进行复杂

写在前面的话：这篇讲Cadence的入门。请各位牛人们不要浪费时间看这篇了哈！ 作者君意识到，相当多的读者是本科的小同学

我是一个工作20年的硬件工程师，坐标杭州，早在很多年前已经达到税后3万的薪资，我建议大家学会Cadence，这是进入大公

技术演进展望：未来Cadence许可证管理技术的发展趋势 你是不是经常为许可证闲置、费用高、合规风险头疼？我觉得大部分企

Cadence许可证管理工具选型的关键考量因素 在电子行业，是从事PCB设计、芯片开发以及系统集成的企业中，内部设计环境

应对Cadence合规审查的准备工作清单 作为一名从事电子设计自动化（EDA）领域多年的技术顾问，我经常接到企业客户关于

精细化管理实践：高可靠性领域Cadence许可证精细化管理 一、问题本质：是什么？ 作为一名长期从事高可靠性电子设计的工

向管理层展示Cadence许可证管理价值：从技术合规到业务增长的关键 作为一名在电子设计自动化（EDA）领域工作多年的工

Cadence订阅模式与传统授权对比分析：满足当代设计需求的两种路径 一、引言：用户为何关心订阅模式与传统授权？ 如果你

为了帮助大家更好地了解CFD仿真软件在行业中的应用，技术邻推荐一场由Cadence公司主办的CFD专场线下研讨会，将运用

每天盯着Cadence画板十几个小时，默认的黑色背景是不是晃得你眼睛酸？我见过不少工程师，板子还没画完，视力先降了0.2

使用Allegro中发现Measure工具中测量后，发觉测量数据不直观，与其他人使用的不一致 本人使用Measure窗口

1.首先知道渐近线在16.6版本的设置 先进入parameters 出现Glossing 界面——找到Fillet 勾线

一、快捷键 I 添加元器件add instance P 添加信号源add pin（schematic）/ 添加通路add

第一步，打开 orCad Capture CIS软件； 第二步，开始绘制电路图。首先，place ——> part; 第

之前用 cadence16.6 无法打开ad转过来的ASCII格式封装，同时装上cadence17.4 软件 即可用ca

消除格点问题 1.问题描述 2.导出GDS 3.导入GDS 4.结语 1.问题描述 DRC 报错： grid must

今天尝试了一种新方法，不需要一个个的Pin进行绘制，下面给出 实例 。 我以LM324为例， 引脚 图如下： 1、在库文

　　在 电路 板加工生产中经常会遇到需要拼板的情况，比如电路板形状不规整，需要拼板加工，或者单个电路板元件太少，贴片时单

PCB的层次结构 上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题，这一篇我先分享一下PCB的层次结构，这也是初

目录 一、仿真工具总结 1、IUS（Incisive Unified Simulator） 2、IES（Incisive

文章地址：http://www.cnblogs.com/asus119/archive/2012/07/24/26072

PCB板丝印层即文字层，它的作用是为了方便电路的安装和维修等，在PCB板的上下两表面印刷上所需要的标志图案和文字代号等，

（2）单击“Identify DC Nets”，弹出“Identify DC Nets”窗口，如图2-6 所示： 图 2

元件 类 型区分： Homogeneous：同质的，比如 NE5532 里有两个一样的运放 Heterogeneous：

目录 库的创建 单元的创建 ——————————————————————————————————————————— 库的

1.由于原理图DRC后出现找不到封装的情况，在借鉴他人基础上进行改善 首先在原理图下方找到session log复制配置

研读芯片手册 根据芯片手册，确定各边管脚起始坐标以及管脚间距等 信息 为封装绘制做准备，下图为GD32E230芯片LQF

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 AD9原理图转 cadence16.6 (文章目录)

Capature CIS使用： 学习资料 B站视频 小马哥电子开发学习： https://www.bilibili.co

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、PCB封装库制作 二、制作焊盘 二

1.文章内容： 1. 贴片式电容 的焊盘制作， （型号 c0603 ） 2. 贴片式电阻 的焊盘制作， （型号 r060

原理图部分：工程文件只有一张原理图时： 1、先将原理图另存为ascii格式保存到一个 文件夹 2、打开Capture C

1.设计参数导入&网表导入&PCB板框绘制&Route Keepin绘制 设计参数导出&导入 所谓的设计参数就是包括字体

上一节分享了在使用 Design entry CIS过程中怎么由一个元器件一步步画出整个原理图。画好原理图之后我们就要开

Cadence17.4 allegro的artwork设定 这里写目录标题 Cadence17.4 allegro的ar

环境设置技巧 1、拐弯处的连接setup——design parameter——display——connect lin

39-cadence17.4 allegro在PCB上移动封装内的焊盘

上一节分享了Allegro中放置 元器件 等操作，接下来就要进行重点的布线问题。 一、布线常用操作 首先介绍几个布线时常

目录 1.画矩形焊盘... 3 2 画通孔焊盘... 8 3 一般IC封装的制作... 10 有了原理图对应的网表之后就

前言   Allegro的封装制作较ad比较为特殊，每个封装步骤如下：   1.制作该封装的各种焊盘、插件，以.pad文

来源https://blog.csdn.net/HururuKun/article/details/79606540 O

1.1.3 Add library增加元件库 单击【Add Library】快捷图标，会弹出库文件（.olb文件）的对话

本文将会描述，如何通过V-I特性曲线 得出SMIC 0.18um工艺库 的工艺参数。 N-MOS 的测量 提取数据 上一

现代音响技术日新月异，各种各样的音响设备层出不穷，尤其是令人眼花缭乱的诸如书架、号角、水管等扬声器，让发烧友很难不动心。