报错提示： 1、首先设置环境变量：右键我的电脑->属性->高级 系统 设置->环境变量->点击Path->编辑->浏览-

首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的 pcbevn 目录中（比如系统

生成元件清单 另一种形式，可以把相同的元器件放在一起 打印出图 设置页面边框，分栏以及图纸抬头 需要一张图纸一张图纸的设

新建工程 1、在文件新建工程建立之前最好在工程文件夹内建立以下文件夹方便对应管理项目文件 2、找到左上角File->Ne

文章目录 1.库的内容介绍 1.原理图库的位置 2.PCB库的位置 3.焊盘保存位置 4.全流程说明 5.结果 OK 1

这篇博客记录我在用centOS搭建适合模拟集成电路设计的科研环境的过程，主要内容从我的OneNote笔记中整理，一是为了

我们经常遇到从AD转到Allegro的情况，但是之前非常麻烦且不容易 转换 。现在好了，从065号补丁开始，Cadenc

打开OrCAD,选择菜单File—New—library，新建元件库。 选中元件库文件（新建olb后缀文件），右键选择N

Capture的Project是用来管理相关文件及属性的。新建Project的同时，Capture会自动创建相关的文件，

目录 前言 一、dumptcf命令 1 介绍 2 command options 3 使用方式 3.1 启动ncsim的

背景：项目开发过程中做了一般功耗版，功耗版的图纸从项目图纸上修改，只是在要测试电流的位置增加0ohm电阻或者10mohm

前言 有些电路原理图是固定的，PCB布局也大体固定。这时候就会想，如果能把原理图和PCB布局联合起来就好了，画好原理图后

本文章基于我自己瞎摸索过程中总结的经验教训，主要针对零基础对Linux没什么感觉的萌新，大佬请无视。 目前已经在Ubun

关于allegro模块复用问题 孙海峰在使用Allegro PCB进行复杂电路设计时候，往往会遇到一部分电路被反复使用的

最近 学习 版图的绘制。 我先建立了一个反相器的原理图，在创建了版图后，导入器件，发现图中的文字有点不对劲 ↓ 以我新手

前言 在电路原理图和PCB设计完成后，我们需要导出 BOM （又称物料清单或焊接清单），用于器件采购和PCB焊接。在使用

方法一： 1、选择需要设置的焊盘（可选一个或多个） 2、右键点击Property edit 3、在弹出的Edit Pro

1、 选种 CIW 窗口中的 OPTIONS--BINDKEY 命令， 在弹出的对话框中， APPLICATION TY

文章目录 前言 一、Capture创建仿真工程 二、绘制原理图 2.1 基本元器件 2.2 常用元器件库 2.3 绘制R

Cadence17.4 allegro的异形封装制作（异形金手指封装） 目录 Cadence17.4 allegro的异

1、Move 命令 （1）选择命令 （2）选择对象 移动组 移动 symbols 器件 移动pin 焊盘 （3）移动中使

前期准备 导入网表 根据之前生成的netlist文件，导入即可。可能会有出错，多半是footprint设置不对，务必检查

一个学习信号完整性的layout工程师 在项目的设计过程中会经常增加或者减少器件，到最后，图中的元件位号通常都不连续，这

笔者电子信息专业硕士毕业，获得过多次电子设计大赛、大学生智能车、数学建模国奖，现就职于南京某半导体芯片公司，从事硬件研发

我呢天天说要降本增效，可软件许可就是个让人头疼的“黑洞”。去年我所在的PCB设计公司，就许可证管理混乱，那不就导了致阿波

最近在流片至于，同事问我能否看版图的时候快速切换不同金属层，而不用点击左侧LSW， 我在EETOP 和 网路上参考了一下

前言： 闭门造车的仿真和学习笔记。由于是初学者，所以可能会遇到很多低级错误......要学的知识太多了，边学边补知识吧.

本节就以华为鸿蒙开发板HI3516CV500DMEB为例，利用PowerDC 分析单板直流压降： 1.当安装好了Cade

我前几年负责一个大型装备企业的许可证管理，最头疼的就是闲置率高达40%。现在回过头来看，这些问题其实都是技术手段解决的，

1.问题描述 在百度一圈后，终于找到一个和我同样问题的文章，链接如下。 https://blog.csdn.net/we

第一章内容: 8 9 10 11 13 14

option--preference--miscellaneous: preserve reference on cop

发送的内容看下面说明 关注微信公众号电子芯 在公众号里给电子芯发送消息： 电子芯Z413 电子芯就会将资料下载链接发送给

有些网友安装完Cadence17.2之后，电脑上的DSN文件图标如下： 原理图文件的默认图标和打开方式是错误的 这是因为

Fidelity™ Pointwise® 将 NASA CFD Vision 2030 研究视为一份重要文件，重点关注

【Fidelity CFD：打破传统仿真认知】有同行问：如果把CFO的财报比作战场，那工程师的仿真报告是不是更像一份战斗

做IC设计的，谁没被license卡过？早上来一开仿真，软件退出了；或者报错“Cannot find license”；

1.准备工作 放置元器件之前，确保你的两个路径是正确的： 如果你是第一方网表导入的（使用Allegro导出网表）那么注意

大模型支撑的生成式AI“热度”持续升温，不仅有望深度赋能千行百业，也在激发半导体产业链自上而下的深刻变革。 在今日开幕的

原理图是硬件设计的基础，为了原理图规范、清晰、准确、易读，特对原理图的结构、字体、元件、注释等作出规范（不涉及具体电路设

从一个基层员工到董事会成员，从严肃的日企到开放的美企，从IT消费电子到芯片设计，从传统的半导体到人工智能的挑战。这些变化

简言之，使用Static Phase设置简单操作粗暴，结果直接；使用Relative Propagation Delay

带页码书签和器件属性的原理图方便查看翻页，也方便追踪原 设计 器件，在不直接发给对方DSN原理图，但对方又需要这些信息时

系列文章目录 1. cadence16.6学习之路（1）——Orcad工程建立与环境设置 2. cadence16.6学

+OrCAD CIS设计原理图 1、新建DSN 步骤：File -> New -> Design。并先保存到默认工作区路

目录 一、设计要求 二、原理图分析 三、三极管温度特性   1. 电路图   2. 仿真 ∂V~BE1~,∂V~BE2~

进行到这一步，应该已经完成原理图绘制和元件封装设计了。接下来要做的工作是将Orcad绘制的原理图转成网表，输入到alle

第一次写博文，本文主要提供本人 解决 问题时用到的链接。首先本人是在ubuntu20.04下进行操作的。安装包下载及安装

cadence17.4 设计PCB零基础教程入门学习过程Orcad+Allergo 0.前序 1.安装 2.认识软件 3

接上篇继续。 既然做了过孔，就要用。而且打算用过孔代替埋孔，盲孔，要看到效果。本篇就来实验一下： 首先，PCB分层（见C