布线问题 1.【问题分析】：还存在间距报错。 【问题改善建议】：建议去修改一下规则报错，像这种基本的电气规则是一定要检查清楚并且修改好。 2.【问题分析】：焊盘走线不规范。 【问题改善建议】：建议注意规范，从焊盘两边出线之后，再进行拐线，不能直接从焊盘中间出来。 3.【问题分析】：PGA内焊盘之间都在报错5MIL间距的错误。 【问题改善建

Xilinx Zynq-7000系列是一个基于ARM Cortex-A9内核处理器和FPGA结构的SoC家族，自2012年推出以来，我们已经看到了基于入门级的Zynq-7010或Zynq-7020 SoCs

涉及计算机基础、单片机(51、AVR、PIC)、STM32、ARM、Linux、Python、制图(protel、AD、cadence)、周边（外设模块）、源文件、上位机(C++、C#、delphi等)、模数电、FPGA

22. ModelSim 是Mentor公司的出色的（ ）软件，它属于编译型（ ）器，速度快，功能强。 A. 综合 B. 编译 C. 仿真 D. 布局布线 E. 编程配置 审题： 考察对ModelSim的了解。 相关知识点： ModelSim： Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是

UART（通用异步收发传输器） 1.串口通信模块设计的目的是用来发送数据的，因此需要有一个数据输入端口； 2.串口通信，支持不同的波特率，所以需要有一个波特率设置端口； 3.串口通信的本质就是将8位的并行数据通过一根信号线，在不同的时刻传输并行数据的不同位，通过多个时刻，最终将8位并行数据全部传出； 4.串口通信以1位的低电平标志串行传输的开始，待8位数据传输完成之后...

一、串口、并口、USB接口 1、串口叫做串行通信接口，它是指数据一位一位的顺序传输，最少只需要一根传输线即可完成，成本低但传输速度慢。串行通讯的距离可以从几米到几千米；根据信息的传送方向，串行通信可以进一步分为单工、半双工和全双工三种。串口的出现是在1980年前后，最初是用来连接鼠标等设备，也可用于两台计算机之间的互连及数据传输。由于串口不支持热插拔及传输速率低...

上位机和下位机 上位机是指：人可以直接发出操控命令的计算机，一般是PC，屏幕上显示各种信号变化（液压，水位，温度等）。下位机是直接控制设备获取设备状况的的计算机，一般是PLC/单片机之类的。上位机发出的命令首先给下位机，下位机再根据此命令解释成相应时序信号直接控制相应设备。下位机不时读取设备状态数据（一般模拟量），转化成数字信号反馈给上位机。简言之如此，真实情况千差万别不离其宗...

在最开始介绍状态机的时候，我们就说“每个FPGA开发者都有意或无意的、不可避免的使用着状态机”，到底这是为什么呢？

FPGA实现的数模转换 D/A 转换器在电子系统中应用极为广泛，除了在微机系统中将数字量转化为模拟量典型应用之外，还常用于波形生成、各种数字式的可编程应用。

一、硬件与架构设计本项目中用到的设备有：PC、FPGA、温度传感器DS18B20、蜂鸣器（beep）、数码管（segment）。

笔试精解系列第50篇了，做个前49题的纯享版，只有题目和题解。 PDF文件直接网盘了，有需自取。 链接：https://pan.baidu.com/s/1V_9g_qytNrNr2q82E96P9g 提取码：swei 1、十进制46.25对应的二进制表达式为( )。（华为硬件逻辑实习岗） A 101110.11 B 101101.01 C

语法比较 基本程序框架比较 VHDL基本程序框架共包括三个部分：library、entity、architecture，而Verilog基本程序框架中，只包含一个module部分。 简单的来说，VHDL中entity和architecture两部分的功能之和其实就相当于一个Verilog的module。只不过entity和architecture需要显式的去定义两者之间的对应关系...

浮点数在内存中的存放格式例如以下： 地址 +0 +1 +2 +3 内容 SEEE EEEE EMMM MMMM MMMM MMMM MMMM MMMM 这里 S 代表符号位，1是负，0是正 E 偏移127的幂。二进制阶码=(EEEEEEEE)-127。 M 24位的尾数保存在23位中，仅仅存储23位...

ADC硬件特性分析 首先必须通过datasheet分析其核心参数、接口定义和时序要求。ADC9481的采样率为250MSPS，精度8bit。其原理结构图如下： 主要引脚说明： 　　CLK+-：差分时钟输入，信号频率为250MHz 　　VIN+-：模拟信号输入，范围是1Vpp 　　VREF：电压参考输入/输出...

学电子的同学都知道，电路分析仿真软件的重要性，电源需要FPGA/CPLD也需要，高频方面的设计更是离不开。

近期，华为云携手峰科计算（以下简称“峰科”）发布基于FPGA的基因加速云解决方案，该方案采用GATK（The Genome Analysis Toolkit）标准分析流程，将全基因组测序（WGS）性能提升

本篇文章介绍高云GW1NSR-4C FPGA基本原语和IP配置、使用和修改，以及如何在ModelSim环境下仿真这些IP和原语，基于TangNano 4K开发板。 1.

一．Verilog介绍 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Autom

基于LUT的实现方式浅析 基于LUT的实现方式是状态机最基本的实现方式，也是比较常用的一种实现方式。从【状态机的HDL模板->状态机的HDL描述演化->两段式状态机模板】小节中，我们可以看出状态机可以分成两大部分——组合逻辑和纯时序逻辑（事实上对于任何时序逻辑来说都是如此）。对于纯时序逻辑来说，仅仅完成现态、中间变量的更新以及某些输出的寄存，所以这部分通常在整个状态机结构中所占的比例较小...

状态机简介 简单的说，状态机就是一幅描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和行为。 假设现在是周五的晚上，经过一周的劳累，你此刻正躺在床上思考着周六的假日安排：好久没运动了，也许明天可以叫上小明一起去踢足球，听说足球场附近新开了家冷饮店，运动后再喝杯冷饮那感觉肯定不错。糟糕！天气预报好像说明天有雨，虽说天气预报的准确性为50%，但是万一真下雨就没法踢球了，这样吧...