1. MT53D512M32D2DS 芯片（动态随机存取存储器）的 技术 指标 1.1 16n Prefetch (预加

一个学习信号完整性的layout工程师 在layout设计中经常会有一些mipi或者lvds等差分走线，往往都是信号的一

一个学习信号完整性的layout工程师 在进行设计PCB时，经常会复用之前的参考设计，或者将其中的某一模块copy过来。

2024年01月12日，芯片设计服务大厂创意电子近日宣布，已成功于先进FinFET制程 上实现复杂的3D堆叠芯片设计并完

近期师兄做了个项目，我想学习一下，奈何看不懂电路图，所以就想着把原件之间的连线删删减减符合自己的使用习惯。如果直接挂载别

2026 年 3 月 31 日，由全球电子技术领域知名媒体集团 ASPENCORE 主办的“2026 中国 IC 领袖峰

一封来自芯片设计部的辞职信 上周三，某12英寸晶圆代工厂的芯片设计总监林工，把一封辞职信拍在了CEO桌上。 信不长，只有

手把手教你破解EDA软件许可证的“争抢-闲置”怪圈 前几天又有人问我：“咋整又抢不到软件许可了？” 项目急着出图，偏偏授

芯东西（公众号：aichip001） 作者 | 高歌 编辑 | 江心白 芯东西6月9日报道，今天下午，美国EDA厂商Ca

有些网友安装完Cadence17.2之后，电脑上的DSN文件图标如下： 原理图文件的默认图标和打开方式是错误的 这是因为

一个学习信号完整性仿真的layout工程师 在通常的设计中，一般会在outline的光绘层中添加单板或则拼版外形的尺寸大

1. ORCAD Capture cls 界面的快捷键 键盘 按键 对应的操作 I 放大 （可以滚轮操作） O 缩小 （

简单地说，从PCB板厂拿到各层的Thickness参数（或许介电常数也可以提供）后，利用Si9000设定好差分阻抗100

文章目录 1.fpga的这些资源都是什么意思，解释一下？ 2.在DCDC芯片的PG引脚，需要上拉，这里上拉电阻选10K和