版图设计工程师面试常见问题及解答

分享一些常见的版图笔面试内容：

1.你知道的芯片加工工艺有哪些？并简单介绍。

答案：芯片制造一般有六个重要步骤：一是光刻（Photolithography）；二是离子注入 （Ion Implantation）；三是扩散（Diffusion）；四是薄膜淀积（Deposition）；五是刻蚀（Etch）； 六是化学机械研磨（Chemical Mechanical Polishing，CMP）。

2.说说你对匹配的理解，结合自己的项目介绍一下匹配的相关要求，都需要注意什么？

答案：由于工艺的限制，生产出的东西一定是有误差的。匹配是为了版图中不同元器 件之间的性能变化一致，使得芯片性能和精度达到电路设计的要求，是一类特殊画法的概括。匹配越好，性能越接近电路得设计，量产良率越高，公司成本越低。

3.PLL（锁相环）的主要构成模块有什么？

答案：PFD鉴频鉴相器、DIV分频器、LPF滤波器、CP 电荷泵、VCO 压控振荡器

4. 版图中常见的电容电阻有哪些？

答案：电容有MOM、MIM、PIP、MIP、MOS电容等。

无源电阻有poly电阻、阱电阻、有源区电阻等。

5.设计版图所应用的软件平台是什么？需要的基础文件有哪些？

答案：版图设计常用cadence公司的virtuoso软件。另外使用Mentor旗下的Calibre验证平台做DRC、LVS、ERC、天线效应等验证。

基础文件有Design Rule（工艺规则文件） DRC\LVS等验证所需的规则文件

.tf文件（technology file，包含所用工艺库信息、图层信息、符号化器件的定义以及其

他规则信息）

.cshrc文件（有关一些Cadence必需的环境变量，如Cadence软件的路径及license）

cds.lib文件（库管理文件）

.cdsinit文件（包含Cadence的一些初始化设置以及快捷键设置）等

6.mos 管工作原理

答案：栅极电压为 0 时，此时 mos 管处于截止状态。栅极加正向电压时，则在器件中产生一个电场，方向由栅极指向 P 型衬底。受电场影响，载流子将做漂移运动。衬底中的空穴会背离栅极运动，电子会向栅极聚集，随着栅压增大，P 衬底的上表面电子越来越多，成为多子，这部分半导体体现出 N 型的特性，称为反型层，形成导电沟道。

7.数模版图在顶层上有什么要注意的地方？

答案：如果是数模混合版图，电路那边一般会将数字和模拟模块的电源地分开，即数字、模拟大多都单独有各自的、从pad上直接拉出来的一对儿电源地。

对于模拟版图，先根据功能或hierarchical结构，在每个子cell围环；拼合好cell模块后， 在整个模拟版图外围围上电源和地环，地在外圈（P环），电源在内圈（N环）。

数字版图同理，同样要保证在外围有足够的环和饱满的孔，以保证数字内部的噪声不被泄露出来。

以上所有环上的孔（CT）都要打满，以保护内部模拟电路不被外部数字电路的噪声影响。

8.芯片的TOP层怎么规划？

答案：TOP层一般先放PAD，确保封装和cell模块的位置；如果不需要版图工程师画ESD，要先把ESD的位置空出来。另外要注意噪声问题，数字和模拟分开，要打环保护；模拟尽量放到芯片中间；关键的信号线应该打好shielding ring等等

9.长短不一的电阻如何匹配？

答案：尽可能选用一个电阻作为根器件，通过不同数量根电阻的串并联来设计出电路所需要的阻值；

10.从你所说的项目中介绍一下你印象最深的项目（开放性题，说一个自己了解的项目）

模拟版图笔面试题库及更多资料内容，码上获取