👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1.1扇出操作 1.2差分对过孔间距调整 1.3差分线换层自动添加回流过孔 1.4多人协同操作 1.5导入pin dela

目录 1.1走线和修线 1.2 Copy操作 1.3 change操作 1.4 删除操作 1.5 Z-copy操作 1.6 Sub-drawing操作 1.1走线和修线 这两个操作是布线时用的最多最基础的操作。如下图，左边是走线命令（add

Mentor PADS如何对单个焊盘设置铺铜方式 在pads软件中无法像allegro那样针对单独的一个焊盘设置铜皮连接属性，那么如果硬是要去实现的话怎么处理呢，这里给大家介绍一个铺铜优先级的实现方法，

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 制作插件焊盘 放置pin脚 绘制丝印线和装配线 放置位号和value 放置1脚标识 放置其他引脚编号 绘制占地面积 放置器

一、前期准备 1.将需要用到的PCB封装库和焊盘库准备好，如下图，一般是将.dra .psm .pad文件都放到同一个文件夹A下面 dra: 可编辑 的pcb封装文件 psm:被调用的 pcb封装 文件，不可编辑 pad：焊盘文件 2.先用

完成原理图后，必须做这样几件事情，否则 设计 可能前功尽弃。 第一： DRC 检查，检查设计中的一些单端网络，或者其他简单错误； 第二：输出原理图，用来调试时候方便查看； 第三：导出 BOM ，用来物料采购； 第四：导出网表，用来在alle

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 封装组成元素 焊盘类型 表贴器件封装制作 环境设置 计算坐标 放置pin脚 绘制丝印线 放置位号和value 放置1脚标识

文章目录 前言 一、新建PCB版 二、绘制板框 三、PCB前处理 3.1设置栅格为5mil,点击==set up Grids== 3.2接下来我们设置常用的文本参数 四、 设置GERBER 五、导入网络表 总结 前言 前面我们讲了 Cand

GPT4.0+Midjourney绘画+国内大模型 会员永久免费使用！ 【 如果你想靠AI翻身，你先需要一个靠谱的工具！ 】 28、现在我们打开Crack文件夹，如下图所示： 29、将Crack中的LicenseManager文件夹复制到Cadence SPB OrCAD 17.4软件默认安装路径C:\Cadence中覆盖源文件，如下图所

在CSDN初次发表学习笔记，我希望和大家共同成长，切磋知识和技术。 我在初期学习Cadence系列的PCB画板软件，需要根据自己操作习惯设置配置参数，用于方便设计作图。 众所周知，使用Cadence软

文章目录 新建绘图（PCB） 设置单位、坐标、栅格间距等参数 设置栅格颜色 新建 绘图 （PCB） 选择菜单 File > New… 新建 PCB，在 New Drawing 中： 点击 Browse 按钮，选择 Project Direc

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 通常在设计中，如果我们有 控制 阻抗的要求，一般会在加工工艺文档里进行说明，板厂拿到文档和相关工程文件后，会进行工程评估确认，会

若该文为原创文章，转载请注明原文出处 本文章博客地址：https://hpzwl.blog.csdn.net/article/details/124356904 红胖子(红模仿)的博文大全：开发技术集合（包含Qt实用技术、树莓派、三维、Op

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1.1全局动态铜皮参数设置 1.2手动绘制铜皮 1.3手动挖铜 1.4 手动修改铜皮边界 1.5删除孤岛铜皮 1.6动/静

GPT4.0+Midjourney绘画+国内大模型 会员永久免费使用！ 【 如果你想靠AI翻身，你先需要一个靠谱的工具！ 】

原理图和元件封装都已经准备好的情况下，接下来就是要用PCB Editor来做PCB布线作图，本篇文章是提供画PCB操作前期设置配置参数，方便PCB画图。 本篇博客主要描述以下三点： 1. 用Captu

👉个人主页： highman110 👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 目录 1.1 过孔添加与设置 1.2 添加差分对 1.3 添加布线集合 1.1 过孔添加与设置 布线换层时需要由过孔贯穿，而软件

1 allergo软件中的元器件高亮显示 在设计PCB的时候，会出现元器件高亮的情况，并且在 项目 重启后，这种现象依然存在。现在终于找到了原因的所以。点击高亮的元器件，右键选择选择Dehighlight即可。 取消高亮后的元器件显示。 2

简单地说，从PCB板厂拿到各层的Thickness参数（或许介电常数也可以提供）后，利用Si9000设定好差分阻抗100Ω，计算出合适的差分线宽和线间距。 项目上使用的层叠设置如下图所示，下图中各层的Thickness由PCB板厂提供 上图勾选了右下角的Show Diff Impedance。 首先以Top层为例： Top层厚度Thickness=2.1mil...

本文转自顽木芽：http://blog.csdn.net/sinat_25551085/article/details/62896902 AllegroGraph AllegroGraph 是一个现代、

点击下载使用 allegro_bl_sc_mm.dll 文件下载，解决找不到allegro_bl_sc_mm.dll的问题 allegro_bl_sc_mm.dll控件常规安装方法（仅供参考）： 一、如果在运行某软

candence16.6出现license的问题，首先不要慌， 1.右键我的电脑，点“管理” 2.在弹出的计算机管理界面中，左侧选“服务和 应用 程序”中的“服务” 3.在右侧服务列表里找到“Cade

Killetsoft TRANSDAT Pro 20.56 1CD Cadence.OrCAD.Allegro.v17.20.030.Hotfix.Only 1DVD Autodesk (CadSoft

使用吴川斌阿里狗大师安装 ALLergro16.6 在安装完后没打补丁是能够打开约束管理器 cmgr 使用阿里狗一键打补丁后，allergro打开约束管理器会闪退。 这个bug使用部分电脑，毕竟有些电脑能够使用阿里狗大师一键安装没问题的，a

很多消费类板卡的结构都是异形的，由专业的CAD结构工程师对其进行精准的设计，PCB布线工程师可以根据结构工程师提供的2D图（DWG或DXF格式）进行精准的导入操作，在PCB中定义板型结构。 同时，对于一些工控板或者开发板，往往板框都是一个规则的圆形或者矩形，这种类型的板框，可以通过手工进行绘制并定义。板框结构图的导入如图1所示。 图1 板

独有的3D设计及分析环境，完美集成了Sigrity工具与CadenceAllegro技术，可提供效率更高、出错率更低的解决方案，大幅度缩短设计周期的同时、降低设计失误风险，进行补偿并提高高速电路的质量.

分三点来讲： 第一点，首先，你要知道line是没有电气属性的线，cline有电气属性； 第二点，遇到了需要转换的情况。 第三点，怎么把line转为cline。 这个线在top层，但是是line属性 选中你的line-file-export-dxf，见下图 导出文dxf文件，见下图 再需要导入的PCB里面新建一个etch（eg:layor02）层，把刚才导出的dxf导进来...