1.绘制封装时，设置器件高度。 封装绘制完成过后，点击setup-Areas-Package Height—右键—选择A

1、各层注意未设置线宽(Undefined Line width)，如果为0，特别是Eth和Silkscreen，会出现

做PCB设计，效率就是生命。到了2026年，还在用鼠标一步步点菜单的工程师，估计早就被同行甩开几条街了。真正的高手，都在

软件指定封装库路径（Setup -> User preferences->Paths ->Library） “devpa

随着国产化需求持续释放，国产EDA以高姿态进入大众视野，国产EDA龙头企业华大九天、引领存储EDA的概伦电子、为芯片设计

设计PCB过程中，若设计中有差分对信号，则需要将是差分的2个信号设置为差分对，设置差分对有2种方式：手动添加及自动添加

对于BGA扇孔，同样过孔不宜打孔在焊盘上，推荐打孔在两个焊盘的中间位置。很多工程师为了出线方便，随意挪动BGA里面过孔的

在设计过程中，有时候会遇到版本过高而打不开的情况。这个时候就需要去降级版本了。那么就可以用下面的这种方法来实现。 一、打

allegro 16.6PCB设计笔记之常用设置 1、约束管理器设置： 约束管理器用于设置间距和宽度等约束条件。点击工具

推丸菌在公司听取小弟汇报时，那厮说网表有问题，OrCAD原理图导出，Allegro PCB导入，结果有个节点连不上，但是

前言 allegro新建板子工程时，有默认颜色配置，虽然不是太好，能用。 如果正在看的板子的颜色不合适(e.g. 自己手

前言 allegro 在板子上放置元素时，需要在option页中指定当前类和子类。 想理解这些类和子类的含义。 官方本地

经验杂谈： 个人认为，HFSS 是一个以研究对象为中心的电磁仿真软件，相对的是allegro ，它更倾向于以过程为中心。

问题描述：当我们在使用allegro绘制pcb时，LPWizard能帮我们快速生成封装，但是如果封装的焊盘是不规则的图形

Cadence Allegro已成为高速PCB设计领域事实上的工业标准，广泛应用于通信、服务器、消费电子等高密度多层板项

现在通过Allegro建立对应封装。 步骤比较繁琐，我尽量说的简短些： 我们以MT9

答：我们在进行Allegro第一方网表输出的时候，会出现以下的错误

焊盘设计阻焊的一般原则有哪些，Allegro软件中焊盘的阻焊在哪里设置？ 答：焊盘设计阻焊的原则如下： Ø 阻焊开

安利一套我亲测魔性的真实许可回收方案 你是不是也遇到过这种状况？项目组忙着冲刺交付，结果软件许可证突然报警，几个关键工具

在长期实际的基础上，结合现有工具的特点，提供一种将Protel原理图、PCB转化到Cadence平台上的方法。 1． 使

需求说明：Cadence基本知识 内容 ：环境搭建、原理图库制作、原理图绘制、快捷键 来自 ：时间的诗 原文：http:

17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和

关于导入网表（Netlist）后，元件只能一个一个手工放进PCB里的问题 在Menu Bar选择Place、Quick

一般，遇到这种差分线不在一层的，需要换层的，就需要使用neck，neck的设置，见上一篇。如下图：底层的pin和top层

一、查看 元器件 手册 二、开始制作焊盘 三.新建pcb封装 1.设置页面参数 2.指定 pcb封装 库位置 3.放置焊

从事 电路图 的设计和PCB layout 已经一年多了，对电路设计和cadence软件使用也有了自己的理解，故写下此篇

文章目录 封装库路径的指定 网表导入 器件放置 自动器件放置 手动器件放置 room器件放置 封装库 路径的指定 Set

无盘 设计 1.因为过孔具有电容效应，无盘设计能最大限度保证阻抗连续性，从而减小反射与插损； 2.减缓走线压力，降低产品

修改坐标的单位，制板产商需要mil还是mm；这里出的坐标是器件的中心位置 首先新建name.txt 文档 ；输入以下字段

本节介绍了Capture CIS的基本界面功能， 原理图库 的管理，如何将新期间放置到原理图库中，如何管理我们的日常库，

通孔焊盘制作，比如插针封装 实际孔径大小是0.64mm，那么在做通孔焊盘时钻孔直径0.64+0.3（12mil）=0.9

目录 第一步：选择Cmgr图标： 第二步：双击Net下面的Relative Propagation Delay 第三步：

一、设计检查 在 gerber 文件输出之前必须要进行最后检查！ 检查项目： 1： update DRC ，确保没有断短

在Layout的过程中有时候会无意删除器件的丝印，那么怎么恢复？ 首先点击Place→Update Symbols...

文章目录 前言 一、点击菜单栏的show element命令 二、在find栏中输入要查找的器件 三、输入位号 总结 前

利用gro up功能 ，可以方便的进行快速的布局调整。 在placement模式下， 通常，是在板框外，将某个单元模块的

我板子上有两种孔，孔打完后发现有些孔需要改一下。有一种方法是可以把所有这种孔替换掉。但我只想换一部份。大家有没有好方法?

怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻

国内的EDA软件市场几乎被三家瓜分，分别是Altium、Mentor Pads、Cadence，也是我们这次主要分析和比

日本画师未来電機（Mirai Denki，pid:101536）的《吹响！上低音号》同人画集，C92资源还没找到，找到了

软件环境：cadence 16.6 前言：很多时候我们在设计pcb的时候都会在pcb上添加自己产品的logo，现在来介绍

87.布局-快速查看2个对象的约束规则 87、布局-快速查看2个对象的约束规则 P87 - 00:21 在正常的一些布局

1，打开软件 Pad Designer,修改是设计单位为Millimeter，Decimal place 是精确度位数。

原理图及PCB设计评审工具 当前的硬件设计评审方式基本靠专家将设计问题通过截图和意见的形式记录在 word，excel，

随着时代高速发展，射频微波电路开始成为当代电子工程师在高频领域面临的重要挑战之一，如何提高设计效率，合理设计出一个优秀的

1、 添加shape 简单添加shape的方式有3种，如下图所示 点击选择相应的shape模式后可以在option面板中

1. 对电气错误进行检测并显示状态： PCB单项检查：工具-->快速报告 1，未连接引脚报告 2，未安放元件报告 3，设

最新使用Allegro的Orcad画了

1.准备工作 放置元器件之前，确保你的两个路径是正确的： 如果你是第一方网表导入的（使用Allegro导出网表）那么注意

PCB的层次结构 上一篇讲了画一个简单的芯片的QFN24封装的引脚放置问题，这一篇我先分享一下PCB的层次结构，这也是初