新加入的Allegro PowerTree拓扑检视器及编辑器能帮助客户快速评估设计流程初期的功率输出方案...

Altium Designer的原理图设计导入PCB，存在两种方法：一种是直接导入法，类似于Allegro的第一方导入；另一种是间接法，即网表对比导入法。

Altium Designer的原理图设计导入PCB，存在两种方法：一种是直接导入法，类似于Allegro的第一方导入；另一种是间接法，即网表对比导入法。

Altium Designer的原理图设计导入PCB，存在两种方法：一种是直接导入法，类似于Allegro的第一方导入；另一种是间接法，即网表对比导入法。

用Allegro软件里，每一个封装都有一个占地面积，一般是在Package Geometry-Place_Bound_top层画一个比器件实际尺寸大一些的Shape，这个Shape表示了单个器件在PCB

软件环境：cadence 16.6 前言：很多时候我们在设计pcb的时候都会在pcb上添加自己产品的logo，现在来介绍另外一种添加logo的方式 ——导入plt文件的方式。 1、 先制作好bmp格式的文件 这里就不介绍bmp格式的图片的制作方法，直接用一个现成的文件来完成介绍。 图 1‑1准备好的logo（bmp格式） 2、 Alleg

87.布局-快速查看2个对象的约束规则 87、布局-快速查看2个对象的约束规则 P87 - 00:21 在正常的一些布局和布线中,之前设置的一些规则忘记了 进入约束管理器,查找物理规则,查找线宽 这样可行,但效率过低 如何快速查找两个对线之间的约束规则?(即上面的) 查看过孔到焊盘之间的距离 88.布局-PCB器件交换位置 前因: 一些器

1，打开软件 Pad Designer,修改是设计单位为Millimeter，Decimal place 是精确度位数。如下图： 2、Hole Type:文本框设置如下： Drill,Plating表示金属孔， non-plated表示为非金属孔。 Drill diameter表示钻孔直径。 Dill/Slot symbol ：钻孔标识 Figure ： NULL空， Circle 圆形...

原理图及PCB设计评审工具 当前的硬件设计评审方式基本靠专家将设计问题通过截图和意见的形式记录在 word，excel，ppt 等文档中，然后设计师参考意见文档回到设计中进行相应的修改，定位问题非常不方便，意见的传递方式非常混乱，同时着急专家开会评审也比较难凑齐时间，硬件评审效率非常低。 原理图绘制和 PCB 布局布线完成之后， iReview 用于评审设计图纸，由评审专家对设计文档进行审阅...

问题1： #2 Warning [ALG0016] Part Name “CAP _POL_CAPAE1030X1050N_35V/330U” is renamed to “CAP _POL_CAPAE1030X1050N_35V/33″. 报错类型：DRC报错，名称太长导致警告解决办法：修改元件的Value值，或者如下图更改字符的长度...

1、 添加shape 简单添加shape的方式有3种，如下图所示 点击选择相应的shape模式后可以在option面板中设置相应的shape参数（这里不做过多介绍，里面可以设置shape的大小、静态或动态shape等参数），然后再用鼠标在相应的层上添加shape就行，比如下图是在ETCH的TOP上添加shape，那这个shape就是表层的铜皮，如果在丝印层添加shape...

1. 对电气错误进行检测并显示状态： PCB单项检查：工具-->快速报告 1，未连接引脚报告 2，未安放元件报告 3，设计规则检查（DRC）报告等。 2. 进行敷铜检查：形状-->全局动态参数 板层设置检查：设置-->截面数据库检查：工具-->数据库检查 再次查看状态：显示-->状态 2，设置板子参数 设置-->设计参数: 3. 出钻孔图钻孔图和光绘图前...

单位换算 1mil = 0.0254 mm 1mm = 39.3701 mil 默认情况下，我们通常使用mil单位来绘制PCB板。 1. 创建新工程，File --> New... --> [Project Directory] 显示工程路径 --> [Drawing Name] 工程名称，通过Browse...选择工程路径 --> [Drawing Type] 工程类型...

Allegro PCB设计时铜皮重叠时如何进行铜皮筛选 PCB设计时，我们经常会遇到铜皮叠在一起，但是我们需要进行铜皮选择时候，重叠的铜皮不方便进行选择，要么选一个要么都会被选中，那么我们如何做到筛选出自己想要选中的那个铜皮呢

Cadence allegro应该如何使用Sub-drawing功能，它与copy功能的区别是什么？

在用allegro软件对pcb进去布局时，有许多结构相同的模块，如果总是一直单个布局布线，就会降低速度，如果用可以掌握模块复用的方法，则可以大大提高设计的速度。

最近在学习小马哥的Cadence课程，该系列课程为学习笔记：使用Cadence Allegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程。

PCB绘制流程 原理图绘制→生成网络表 阅读规格书，阅读datasheet,制作焊盘封装 制作约束器，设置规则 布局，布线，铺铜 最终检查，优化

点击manufacture-nc-drill Customization,点击自动命名auto generate symbols,同size过孔修改symbols figure，点击merge同类过孔，合并完成后，利用drill legend生成钻孔表格，注意单位和生成路径 注：SIZE X/Y表示钻孔尺寸，symbols size x/

导入网表时报下列错误 #1 ERROR(SPMHNI-191): Device/Symbol check error detected. ERROR(SPMHNI-195): Symbol 'xxxx' for device 'xxxx' is missing pin '2'. 查看网表文件pstchip.dat发现元器件中存在"NC_PINS='(0)';"一行...