软件
产品
集成电路里的门电路，底层全靠MOS管撑着。2026年了，芯片制程已经推进到3nm，但MOS管的工作原理跟50年前比，核心逻辑一点没变。搞IC设计的人，不管你是做模拟还是数字，MOS管的特性必须吃透。这东西在两种电路里的用法完全不一样，搞混了，设计直接翻车。
很多人学MOS管喜欢拿三极管类比，这没问题，但别被带偏了。
MOS管也是三个电极——源极（S）、栅极（G）、漏极（D），分别对应三极管的发射极、基极、集电极。名字不同，逻辑类似。但关键区别在这：三极管是电流控制器件，基极电流决定集电极电流。MOS管是电压控制器件，栅极电压决定漏源电流。一个靠电流，一个靠电压，这是本质差异。
还有一点容易忽略：MOS管的漏极和源极在物理上没区别，跟三极管的发射极和集电极完全不一样。你翻转着用，电路照样跑。这就是为什么CMOS电路能做得那么省电——NMOS和PMOS配对使用，一个导通时另一个截止，静态功耗几乎为零。
MOS管分NMOS和PMOS两大类，每类又有增强型和耗尽型。2026年的数字集成电路里，99%用的都是增强型MOS管，耗尽型基本只在特定模拟场景才出现。
模拟电路设计的核心，就是让MOS管老老实实待在饱和区。
以增强型NMOS为例。栅源电压Ugs小于阈值电压Vt时，管子截止，漏源电流Ids等于0。Ugs超过Vt后，电流开始流动，进入非饱和区。当Uds大于等于Ugs减Vt时，管子进入饱和区，电流基本不再随Uds变化。
这个饱和区就是模拟电路的命根子。运算放大器、带隙基准、LDO稳压器，全都靠MOS管在饱和区的恒流特性工作。2026年主流的7nm和5nm工艺下，一个MOS管的阈值电压大概在0.3V到0.45V之间，跨导能做到5000μS/mm以上。这些参数直接决定了模拟电路的增益、带宽和功耗。
做模拟设计的人天天跟gm、ro、Vth这些参数打交道，本质上就是在玩MOS管的饱和区特性。你把饱和区吃透了，模拟电路就入门了。
数字电路的思路完全反过来。
数字电路不关心饱和区，只关心两个状态：导通（非饱和区）和截止。MOS管要么完全导通，要么完全关断，中间状态越少越好。为什么？因为中间状态意味着不确定的电压电平，0和1分不清，整个系统就乱套了。
CMOS反相器就是最典型的例子。输入高电平时，NMOS导通、PMOS截止，输出拉到地。输入低电平时，PMOS导通、NMOS截止，输出拉到VDD。两个管子永远不会同时导通，静态功耗几乎为零。2026年的3nm工艺下，一个标准CMOS反相器的开关延迟已经压到了3ps以下，但漏电流控制依然是让人头痛的问题。
所以数字工程师看MOS管，看的是开关速度、驱动能力和漏电流。模拟工程师看的是增益、线性度和噪声。同一个器件，两套完全不同的评价体系。你拿数字的标准去评模拟电路，或者反过来，都是错的。
NMOS速度快、面积小，适合做数字电路里的下拉管。PMOS适合做上拉，但空穴迁移率比电子低，速度慢大概2到3倍。所以数字电路里NMOS通常做得比PMOS宽，来补偿速度差距。
这个比例在不同工艺节点下不一样。28nm时大概是1:1.5，到了3nm已经拉到1:2甚至更高。你不按这个比例来，信号上升沿和下降沿就不对称，时序直接出问题。
模拟电路里更讲究。运放的输入对管要匹配，电流镜的管子要一致，带隙基准里的管子温度系数要互相抵消。这些不是看datasheet能解决的，得靠实际调试。我见过一个做LDO的团队，因为没注意NMOS和PMOS的温度特性差异，流片回来整颗芯片温度漂移超了40%，直接重做。
MOS管这东西，说简单也简单，说复杂也复杂。数字电路里它就是个开关，模拟电路里它就是个受控电流源。2026年了，工艺越来越先进，但MOS管的核心特性没变。把饱和区和非饱和区的用法搞清楚，数字模拟两条路都能走通。别再把两套特性混着用了，翻车的代价你承受不起。
武汉格发信息技术有限公司，格发许可优化管理系统可以帮你评估贵公司软件许可的真实需求，再低成本合规性管理软件许可,帮助贵司提高软件投资回报率，为软件采购、使用提供科学决策依据。支持的软件有: CAD,CAE,PDM,PLM,Catia,Ugnx, AutoCAD, Pro/E, Solidworks 等。
技术文档
推荐好文
155-2731-8020
