学电子的同学都知道，电路分析仿真软件的重要性，电源需要FPGA/CPLD也需要，高频方面的设计更是离不开。

近期，华为云携手峰科计算（以下简称“峰科”）发布基于FPGA的基因加速云解决方案，该方案采用GATK（The Genome Analysis Toolkit）标准分析流程，将全基因组测序（WGS）性能提升

本篇文章介绍高云GW1NSR-4C FPGA基本原语和IP配置、使用和修改，以及如何在ModelSim环境下仿真这些IP和原语，基于TangNano 4K开发板。 1.

一．Verilog介绍 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Autom

基于LUT的实现方式浅析 基于LUT的实现方式是状态机最基本的实现方式，也是比较常用的一种实现方式。从【状态机的HDL模板->状态机的HDL描述演化->两段式状态机模板】小节中，我们可以看出状态机可以分成两大部分——组合逻辑和纯时序逻辑（事实上对于任何时序逻辑来说都是如此）。对于纯时序逻辑来说，仅仅完成现态、中间变量的更新以及某些输出的寄存，所以这部分通常在整个状态机结构中所占的比例较小...

状态机简介 简单的说，状态机就是一幅描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和行为。 假设现在是周五的晚上，经过一周的劳累，你此刻正躺在床上思考着周六的假日安排：好久没运动了，也许明天可以叫上小明一起去踢足球，听说足球场附近新开了家冷饮店，运动后再喝杯冷饮那感觉肯定不错。糟糕！天气预报好像说明天有雨，虽说天气预报的准确性为50%，但是万一真下雨就没法踢球了，这样吧...

define指令 define指令有四种语法： 语法一：`define 它可以用来定义参数，功能和parameter类似，例如： `define WIDTH 8 reg [`WIDTH-1:0] data; 语法二：`define 它只是表示定义了一个名为的变量，具体用法参看语法四...

Moore型状态机 如果一个状态机的输出仅由现态决定，那么它就是一个Moore型的状态机。而按照驱动输出的数字电路特性，又将Moore型状态机细分为Moore 1型、Moore 2型、Moore 3型，详细介绍如下： Moore 1型 Moore 1型状态机的原理结构框图入下： 从上图可以看出，Moore 1型状态机的结构可以划分为两大部分——状态转移部分和输出生成部分...

成为目前国内公有云市场上，首款基于FPGA平台的原创深度学习语音识别加速解决方案...

不过，在深度学习领域中，大多数情况下GPU被认为是比FPGA更加强大。那么，AMD为什么会花费350亿美元收购Xilinx，而不进一步提升自己的GPU呢？

[[276629]] 目前，除通用CPU外，作为硬件加速的GPU、NPU、FPGA等一些芯片处理器在深度学习的不同应用中发挥着各自的优势，但孰优孰劣? 以人脸识别为例...

布线问题 1.【问题分析】：还存在间距报错。 【问题改善建议】：建议去修改一下规则报错，像这种基本的电气规则是一定要检查清楚并且修改好。 2.【问题分析】：焊盘走线不规范。 【问题改善建议】：建议注意规范，从焊盘两边出线之后，再进行拐线，不

1、解压文件 2、进入解压后的安装包文件 3、右键管理运行 4、Next 5、IacceptNext 6、点击修改位置 7、在其他盘新建一个文件（不得含有中文）点击确定 8、next 9、next 10、next 11、等待安装 12、取消勾选点击Fnish 13、点击关闭 14、将图标拖动到桌面 15、回到解压文件进入Crack文件 1

1、解压文件 2、进入解压后的安装包文件 3、右键管理运行 4、Next 5、IacceptNext 6、点击修改位置 7、在其他盘新建一个文件（不得含有中文）点击确定 8、next 9、next 10、next 11、等待安装 12、取消勾选点击Fnish 13、点击关闭 14、将图标拖动到桌面 15、回到解压文件进入Crack文件 1

2019悄然而至，新的一年新的心情，但是一颗爱学习的心还是依旧炽热，嘻嘻，今天给大家准备的知识点是各种芯片的解读，跟小编一起去看看吧。 在那些专门用于处理数据的芯片中，最常用的就是由微处理器构成的微处理器系统，小到一块单片机，大到数据中心的几十路几十核地表最强处理器，都是由简单的微处理器系统发展而来，微处理器是应用最广泛的芯片。首先了解微处理器及微处理器系统...

同【本篇->仿真语法->Graphic Waveform->“Hello world”之Graphic Waveform】小节。 仿真示例 如下是针对待仿真设计所编写的一个非常简易的Verilog Test Fixture，所有仿真代码全部书写在文件Verilog_TB.v中...

当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描述，说串行总线能实现分割式数据传输，所有的串行总线都使用包括包和分割式数据传输协议进行数据传输。串行总线有包的概念，包可以有包界定符号，包起始控制符，包结束控制符以及中间的数据信息，CRC校验信息等。 这篇博文，我们就通过仿真来理解下这句话的含义，看看我们是如何发送数据以及如何接收到数据的。 这里稍微偏题...

寄存器输出的不稳定态 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定态并不是由于赋值冲突而导致的不确定态（即‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 有过时序仿真经历的朋友应该都知道，当寄存器的输出从X变到Y时，中间会有一小段毛刺状态。例如下图中就展示了当8位寄存器的输出从"01111111"变化到"10000000"时...

寄存器输出的不稳定态 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定态并不是由于赋值冲突而导致的不确定态（即‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 有过时序仿真经历的朋友应该都知道，当寄存器的输出从X变到Y时，中间会有一小段毛刺状态。例如下图中就展示了当8位寄存器的输出从"01111111"变化到"10000000"时...

Moore型状态机 如果一个状态机的输出仅由现态决定，那么它就是一个Moore型的状态机。而按照驱动输出的数字电路特性，又将Moore型状态机细分为Moore 1型、Moore 2型、Moore 3型，详细介绍如下： Moore 1型 Moore 1型状态机的原理结构框图入下： 从上图可以看出，Moore 1型状态机的结构可以划分为两大部分——状态转移部分和输出生成部分...