FPGA实现的数模转换 D/A 转换器在电子系统中应用极为广泛，除了在微机系统中将数字量转化为模拟量典型应用之外，还常用于波形生成、各种数字式的可编程应用。

笔试精解系列第50篇了，做个前49题的纯享版，只有题目和题解。 PDF文件直接网盘了，有需自取。 链接：https://pan.baidu.com/s/1V_9g_qytNrNr2q82E96P9g 提取码：swei 1、十进制46.25对应的二进制表达式为( )。（华为硬件逻辑实习岗） A 101110.11 B 101101.01 C

语法比较 基本程序框架比较 VHDL基本程序框架共包括三个部分：library、entity、architecture，而Verilog基本程序框架中，只包含一个module部分。 简单的来说，VHDL中entity和architecture两部分的功能之和其实就相当于一个Verilog的module。只不过entity和architecture需要显式的去定义两者之间的对应关系...

浮点数在内存中的存放格式例如以下： 地址 +0 +1 +2 +3 内容 SEEE EEEE EMMM MMMM MMMM MMMM MMMM MMMM 这里 S 代表符号位，1是负，0是正 E 偏移127的幂。二进制阶码=(EEEEEEEE)-127。 M 24位的尾数保存在23位中，仅仅存储23位...

ADC硬件特性分析 首先必须通过datasheet分析其核心参数、接口定义和时序要求。ADC9481的采样率为250MSPS，精度8bit。其原理结构图如下： 主要引脚说明： 　　CLK+-：差分时钟输入，信号频率为250MHz 　　VIN+-：模拟信号输入，范围是1Vpp 　　VREF：电压参考输入/输出...

Altium Designer 在单一设计环境中集成板级和FPGA系统设

Xilinx Zynq-7000系列是一个基于ARM Cortex-A9内核处理器和FPGA结构的SoC家族，自2012年推出以来，我们已经看到了基于入门级的Zynq-7010或Zynq-7020 SoCs

一、概述 今天写这篇文章的目的在于最近遇到了需要使用Matlab读写文件，来分析FPGA使用高速ADC采集数据的 频谱 。之前没有怎么用过Matlab，更对文件操作不熟悉。临时抱佛脚学习了下Matla

一台电子产品的设计过程,从概念的确立,到包括电路原理、PCB版图、 单片机 程序、机内结构、FPGA的构建及仿真、外观界面、热稳定分析

一．Verilog介绍 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Autom

基于LUT的实现方式浅析 基于LUT的实现方式是状态机最基本的实现方式，也是比较常用的一种实现方式。从【状态机的HDL模板->状态机的HDL描述演化->两段式状态机模板】小节中，我们可以看出状态机可以分成两大部分——组合逻辑和纯时序逻辑（事实上对于任何时序逻辑来说都是如此）。对于纯时序逻辑来说，仅仅完成现态、中间变量的更新以及某些输出的寄存，所以这部分通常在整个状态机结构中所占的比例较小...

状态机简介 简单的说，状态机就是一幅描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和行为。 假设现在是周五的晚上，经过一周的劳累，你此刻正躺在床上思考着周六的假日安排：好久没运动了，也许明天可以叫上小明一起去踢足球，听说足球场附近新开了家冷饮店，运动后再喝杯冷饮那感觉肯定不错。糟糕！天气预报好像说明天有雨，虽说天气预报的准确性为50%，但是万一真下雨就没法踢球了，这样吧...

define指令 define指令有四种语法： 语法一：`define 它可以用来定义参数，功能和parameter类似，例如： `define WIDTH 8 reg [`WIDTH-1:0] data; 语法二：`define 它只是表示定义了一个名为的变量，具体用法参看语法四...

Moore型状态机 如果一个状态机的输出仅由现态决定，那么它就是一个Moore型的状态机。而按照驱动输出的数字电路特性，又将Moore型状态机细分为Moore 1型、Moore 2型、Moore 3型，详细介绍如下： Moore 1型 Moore 1型状态机的原理结构框图入下： 从上图可以看出，Moore 1型状态机的结构可以划分为两大部分——状态转移部分和输出生成部分...

Cadence 是一个大型的，强大的 EDA  软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。

51CTO.com快译】虽然您可以借助TensorFlow用数量较少的训练数据来训练简单的神经网络，但对于拥有庞大训练数据集的深度神经网络而言，确实需要使用具有CUDA功能的英伟达GPU、谷歌TPU或FPGA

涉及计算机基础、单片机(51、AVR、PIC)、STM32、ARM、Linux、Python、制图(protel、AD、cadence)、周边（外设模块）、源文件、上位机(C++、C#、delphi等)、模数电、FPGA

一个晚上画一个10页FPGA核心板原理图总结出的血泪经验 环境是：Altium Designer 17 一．AD使用经验 1.

布线问题 1.【问题分析】：还存在间距报错。 【问题改善建议】：建议去修改一下规则报错，像这种基本的电气规则是一定要检查清楚并且修改好。 2.【问题分析】：焊盘走线不规范。 【问题改善建议】：建议注意规范，从焊盘两边出线之后，再进行拐线，不

1、解压文件 2、进入解压后的安装包文件 3、右键管理运行 4、Next 5、IacceptNext 6、点击修改位置 7、在其他盘新建一个文件（不得含有中文）点击确定 8、next 9、next 10、next 11、等待安装 12、取消勾选点击Fnish 13、点击关闭 14、将图标拖动到桌面 15、回到解压文件进入Crack文件 1

1、解压文件 2、进入解压后的安装包文件 3、右键管理运行 4、Next 5、IacceptNext 6、点击修改位置 7、在其他盘新建一个文件（不得含有中文）点击确定 8、next 9、next 10、next 11、等待安装 12、取消勾选点击Fnish 13、点击关闭 14、将图标拖动到桌面 15、回到解压文件进入Crack文件 1

2019悄然而至，新的一年新的心情，但是一颗爱学习的心还是依旧炽热，嘻嘻，今天给大家准备的知识点是各种芯片的解读，跟小编一起去看看吧。 在那些专门用于处理数据的芯片中，最常用的就是由微处理器构成的微处理器系统，小到一块单片机，大到数据中心的几十路几十核地表最强处理器，都是由简单的微处理器系统发展而来，微处理器是应用最广泛的芯片。首先了解微处理器及微处理器系统...

同【本篇->仿真语法->Graphic Waveform->“Hello world”之Graphic Waveform】小节。 仿真示例 如下是针对待仿真设计所编写的一个非常简易的Verilog Test Fixture，所有仿真代码全部书写在文件Verilog_TB.v中...

当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描述，说串行总线能实现分割式数据传输，所有的串行总线都使用包括包和分割式数据传输协议进行数据传输。串行总线有包的概念，包可以有包界定符号，包起始控制符，包结束控制符以及中间的数据信息，CRC校验信息等。 这篇博文，我们就通过仿真来理解下这句话的含义，看看我们是如何发送数据以及如何接收到数据的。 这里稍微偏题...

寄存器输出的不稳定态 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定态并不是由于赋值冲突而导致的不确定态（即‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 有过时序仿真经历的朋友应该都知道，当寄存器的输出从X变到Y时，中间会有一小段毛刺状态。例如下图中就展示了当8位寄存器的输出从"01111111"变化到"10000000"时...

寄存器输出的不稳定态 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定态并不是由于赋值冲突而导致的不确定态（即‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 有过时序仿真经历的朋友应该都知道，当寄存器的输出从X变到Y时，中间会有一小段毛刺状态。例如下图中就展示了当8位寄存器的输出从"01111111"变化到"10000000"时...

Moore型状态机 如果一个状态机的输出仅由现态决定，那么它就是一个Moore型的状态机。而按照驱动输出的数字电路特性，又将Moore型状态机细分为Moore 1型、Moore 2型、Moore 3型，详细介绍如下： Moore 1型 Moore 1型状态机的原理结构框图入下： 从上图可以看出，Moore 1型状态机的结构可以划分为两大部分——状态转移部分和输出生成部分...

一、RGMII特点 RGMII采用双沿传输（DDR接口），在CLK的上升沿和下降沿都各传输一次数据，同时，TX_ER 和RX_ER 信号编码进了TX_CTL 和RX_CTL 信号中，不再使用独立的信号线。这两个信号传输也是通过上升和下降沿来区分的。 二、RGMII 与 GMII 转换电路设计 RGMII的设计逻辑只需要在GMII逻辑的基础上增加单沿八位变双沿四位（双沿四位变单沿八位）的逻辑...

安装流程 在官网（https://www.mentor.com/company/higher_ed/modelsim-student-edition）可以下载到免费版（学生版），只需填写少量信息即可。在下载完成后，打开安装包，开始安装过程。前两个界面直接点击Next和Yes即可。接下来选择安装目录，注意不要出现中文。 选择安装目录 选择图标文件夹，保持默认点击Next即可...

高速信号传输设计 引言：传输线沿其长度定义并控制特性阻抗。然而，它们接口的三维结构在信号路径上没有容易定义的或恒定的阻抗。计算10Gb/s信号通过这些结构时所看到的阻抗，需要3D场解算器等软件工具，而2D场解算器足以计算传输线特性阻抗。PCB设计人员可以使用本章中的分析和示例来辅助此类通道的设计。本章未涉及的案例可能需要进一步仿真和分析。 1.冗余电容和电感 大多数差分跃迁都是通过电容...

组合逻辑电路的设计 根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。 组合逻辑电路的设计步骤 1.逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义； 2.根据逻辑描述列出真值表； 3.由真值表写出逻辑表达式。根据所用器件，简化和变换逻辑表达式。 4.根据逻辑表达式画出逻辑图。 组合逻辑电路的设计举例 例1 某雷达站有A、B、C三部雷达，其中A和B消耗功率相等...

集成电路的门电路基本都是利用MOS管实现的。相较于晶体管，MOS管的应用更加广泛。MOS管在模拟电路和数字电路中的应用也有所不同，下面将进行逐一介绍。 简介 MOS管与三极管类似，都包括三个电极，虽然它们的名称不同，但使用方式类似。按照对应关系，分别为源极（符号S，功能类似于三极管的发射极）、栅极（符号G，功能类似于三极管的基极）、漏极（符号D，功能类似于三极管的集电极）。不同的是...

而伴随着嵌入式FPGA(eFPGA)技术的出现，这些问题正在逐步消失。这种技术不仅可以在芯片安装到数据中心后，实现重新配置，还可以将处理器性能提高40-100倍...

不过，在深度学习领域中，大多数情况下GPU被认为是比FPGA更加强大。那么，AMD为什么会花费350亿美元收购Xilinx，而不进一步提升自己的GPU呢？

[[276629]] 目前，除通用CPU外，作为硬件加速的GPU、NPU、FPGA等一些芯片处理器在深度学习的不同应用中发挥着各自的优势，但孰优孰劣? 以人脸识别为例...

本篇文章介绍高云GW1NSR-4C FPGA基本原语和IP配置、使用和修改，以及如何在ModelSim环境下仿真这些IP和原语，基于TangNano 4K开发板。 1.

做硬件的同学都知道，在电路板到来的初期，我们需要各种各样的测试，这个FPGA为什么不能工作啦， DSP 为什么链接不上丫之类的，需要我们根据电路图的版图来测试这些芯片的供电情况，以及电路的各个部分的电

不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改还是用于设计层次模块，OrC

写在前面： 我的微信公众号： xiaoshi_IC，小石谈IC，近期已完成了PCB系列，后续后续会逐步完成 IC版图，FPGA设计，信号完整性，IC设计，通信 原理 系列，做开源的微电子，电子公众分享，

若项目中有FPGA和DSP自然要外挂这些组

一、硬件与架构设计本项目中用到的设备有：PC、FPGA、温度传感器DS18B20、蜂鸣器（beep）、数码管（segment）。

为了满足各类算法对于芯片运算速度的要求，FPGA开始逐渐进入了市场的视野。 为降

不复杂的电路通常都是用双层板，但电路很复杂时就不得不考虑多层板了，但多层板的开工价格很好，像我画的一块FPGA板，由于要用到BGA，所以不得不采用6层板，78mmx100mm的面积，做12块板就用了2456

学电子的同学都知道，电路分析仿真软件的重要性，电源需要FPGA/CPLD也需要，高频方面的设计更是离不开。

目录 问题一：modelsim破解失败 1）现象 2）原因 3） 解决 问题一：modelsim破解失败 1）现象 modelsim激活失败，原先正常使用过的，重新卸载安装破解， 设置环境变量 等依然

IBM于今年4月推出首款基于Power8处理器的服务器。这些机器的最初目标是横向扩展集群以及一些特定客户，这些客户需要的是一些具有一个或两个处理器插槽的单机，用于运行自己的负载。业界预期蓝色巨人最初会将重点放在这些横向扩展机器上，而IBM也没有明确表明针对用到更多处理器和更多内存空间的更强系统的计划是什么。 坊间大多人认为Power8机4月推出后再推出的后续系统的希望不太大，而且...

一．SPI协议简要介绍 SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。 SPI总线是Motorola公司推出的三线同步接口...

变量访问思路概述 访问思路简述 变量的访问思路，简而言之就是“一写多读”，即如果有多个并行语句需要操作一个变量时，有且只能有一个固定的并行语句可以对变量进行写操作，而所有的并行语句都可以对变量进行读操作，因为一个变量只能有一个驱动源，如果被多个驱动源驱动，就会产生冲突。 这就好比在教室里上课一样，学生可以有很多，但是老师只能有一个，否则讲台上站着数、理、化、史、地、生一干老师，同时开讲...

1.verilog语言中操作数使用补码的形式处理数据，reg型数据可以赋正值，也可以赋负值。但当一个reg型数据是一个表达式中的操作数时，它的值被当作是无符号值，即正值，记得注意转换。 2.verilog语言算数运算中**代表指数运算，eg:2**M代表2M 。 3."按位异或"运算符^，"按位同或"运算符^~ 。 4.可以用触发器打拍子，一方面实现信号同步，以后好处理...

近期，华为云携手峰科计算（以下简称“峰科”）发布基于FPGA的基因加速云解决方案，该方案采用GATK（The Genome Analysis Toolkit）标准分析流程，将全基因组测序（WGS）性能提升